[发明专利]输出脉宽受限的相位频率检测器及其方法有效
申请号: | 200610159924.1 | 申请日: | 2006-09-26 |
公开(公告)号: | CN101051838A | 公开(公告)日: | 2007-10-10 |
发明(设计)人: | 张湘辉 | 申请(专利权)人: | 联发科技股份有限公司 |
主分类号: | H03L7/085 | 分类号: | H03L7/085;H03L7/08 |
代理公司: | 北京三友知识产权代理有限公司 | 代理人: | 任默闻 |
地址: | 中国台湾新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 输出 受限 相位 频率 检测器 及其 方法 | ||
1.一种相位频率检测器,其特征在于,包含有:
一第一边缘检测器,用来检测一第一信号的第一类边缘以产生一第一检测信号,并依据一第一控制信号来重置所述第一检测信号的电平;
一第一锁存单元,耦接于所述第一边缘检测器,用来锁存所述第一检测信号以产生一第一输出信号,并依据一第三控制信号来重置所述第一输出信号的电平;
一第一延迟单元,耦接于所述第一锁存单元,用来延迟所述第一输出信号以产生一第一延迟信号;
一第二边缘检测器,用来检测一第二信号的第一类边缘以产生一第二检测信号,并依据一第二控制信号来重置所述第二检测信号的电平;
一第二锁存单元,耦接于所述第二边缘检测器,用来锁存所述第二检测信号以产生一第二输出信号,并依据所述第三控制信号来重置所述第二输出信号的电平;
一第二延迟单元,耦接于所述第二锁存单元,用来延迟所述第二输出信号以产生一第二延迟信号;
一组合逻辑,耦接于所述第一、第二锁存单元,用来对所述第一输出信号与所述第二输出信号进行一预定逻辑运算,以产生所述第三控制信号;
一第一逻辑单元,耦接于所述第一延迟单元、所述组合逻辑与所述第一边缘检测器,用来对所述第一延迟信号与所述第三控制信号进行一第一逻辑运算,以产生所述第一控制信号;以及
一第二逻辑单元,耦接于所述第二延迟单元、所述组合逻辑与所述第二边缘检测器,用来对所述第二延迟信号与所述第三控制信号进行一第二逻辑运算,以产生所述第二控制信号。
2.根据权利要求1所述的相位频率检测器,其特征在于,所述第一边缘检测器为一D型正反器。
3.根据权利要求2所述的相位频率检测器,其特征在于,所述第二边缘检测器为一D型正反器。
4.根据权利要求1所述的相位频率检测器,其特征在于,所述第一锁存单元为一D型正反器。
5.根据权利要求4所述的相位频率检测器,其特征在于,所述第二锁存单元为一D型正反器。
6.根据权利要求1所述的相位频率检测器,其特征在于,所述第一、第二延迟单元会分别对所述第一输出信号与所述第二输出信号施加相同的延迟量。
7.根据权利要求6所述的相位频率检测器,其特征在于,所述第一、第二延迟单元相同。
8.根据权利要求1所述的相位频率检测器,其特征在于,所述第一、第二逻辑运算相同。
9.根据权利要求1所述的相位频率检测器,其特征在于,所述第一边缘检测器会在所述第一控制信号的有效期间内将所述第一检测信号设为一第一预设电平。
10.根据权利要求9所述的相位频率检测器,其特征在于,所述第二边缘检测器会在所述第二控制信号的有效期间内将所述第二检测信号设为所述第一预设电平。
11.根据权利要求1所述的相位频率检测器,其特征在于,所述第一锁存单元会在所述第三控制信号的有效期间内将所述第一输出信号设为一第一预设电平。
12.根据权利要求11所述的相位频率检测器,其特征在于,所述第二锁存单元会在所述第三控制信号的有效期间内将所述第二输出信号设为所述第一预设电平。
13.根据权利要求1所述的相位频率检测器,其特征在于,另包含有一延迟设定单元,耦接于所述第一延迟单元与该第二延迟单元两者的至少一个,用来设定所耦接的延迟单元的延迟量。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司,未经联发科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200610159924.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:缝纫机
- 下一篇:具有破裂板的过压保护装置