[发明专利]相变化存储器及其制造方法

说明书

技术领域

本发明涉及一种相变化存储器及其制造方法，特别是涉及一种缩小相变层与电极接触面积的相变化存储器及其制造方法。

背景技术

相变化存储器具有高读取速度、低功率、高容量、高可靠度、高写擦次数、低工作电压/电流和低成本等特性，且非常适合与CMOS工艺结合，可用来作为较高密度的独立式或嵌入式的存储器应用，是目前十分被看好的下一代新存储器。由于相变化存储器技术的独特优势，也使得其被认为非常有可能取代目前商业化极具竞争性的SRAM与DRAM挥发性存储器与Flash非挥发性存储器技术，可望成为未来极有潜力的一代半导体存储器。综观目前相变化存储器的发展趋势，可以明显地发现主要的瓶颈在于元件的操作电流过大，因而无法有效地降低相变化存储器元件所串接的驱动晶体管面积，导致单位元尺寸过大使得存储器密度无法提高的问题。

降低相变化存储器操作电流可通过缩小相变化存储单元中相变层与电极的接触面积来实现，且有利于CMOS元件的缩小以及存储器密度的提高。然而，此方法会受限于光刻与加工能力的限制，较不易获得有效突破。

为解决上述问题，Heon Lee等人在美国专利US 6746892中提出一种形成相变化存储器的制造方法，请参照图1，该方法包括以下步骤。首先，形成介电层在基板11上，接着，交替进行蚀刻工艺与光致抗蚀剂侧向缩小化工艺，来蚀刻该介电层以形成锥形结构的介电凸块13。接着，顺应性沉积电极层15在该锥形结构的介电凸块13上。接着，形成绝缘层17在上述结构上，并进一步回蚀该绝缘层17以使锥尖状的电极层15露出该绝缘层17。接着，形成相变层19以使该电极层15的锥尖与该相变层接触，达到缩小相变层19与电极层15(下电极)接触面积的目的。最后，再形成上电极23和层间绝缘层21。利用上述工艺，虽然可达到缩小相变层与电极的接触面积的目的，然而，此现有技术并需反复使用蚀刻工艺与光致抗蚀剂侧向缩小化工艺来形成锥状的介电层，因此工艺步骤非常繁复，而且电极最终形状不易控制，无法确保所得的锥状介电层具有均一的形状，这对元件的稳定性而言是个大问题。

鉴于此，在以易与半导体制造工艺结合的前提下，设计崭新的相变化存储器元件的制造工艺，来缩小相变化存储器中相变层与电极层的接触面积，以缩小电流、增加存储器密度，实为相变化存储器制造工艺技术极需研究的重点。

发明内容

本发明提供一种相变化存储器，主要利用蚀刻配合微削(trim)技术来达到缩小相变层与电极接触面积的目的。本发明所述的相变化存储器包括：基底；具有第一开口的第一介电层形成在该基底之上；第一电极形成在该第一开口内并填满该第一开口；柱状第二介电层直接形成在该第一电极之上；第一导电层形成在该柱状第二介电层的侧壁上，并与该第一电极电连接；第三介电层完全覆盖该第一电极及包覆该第一导电层的侧壁，并露出该第一导电层的上表面；相变层形成在该第三介电层之上并与该第一导电层的上表面直接接触；第四介电层形成在该第三介电层和该相变层之上，其中该第四介电层具有第二开口露出该相变层的上表面；第二导电层形成在该第二开口内并填满该第二开口，并与该相变层电连接；以及第二电极与该第二导电层电连接。值得注意的是，由于第一导电层与相变层的接触面积取决于该第一导电层的厚度，而目前的半导体工艺技术可轻易控制该第一导电层的膜厚至10nm(甚至更低)，因此可以定义出很小的相变层接触面积。

本发明的另一目的在于提供一种相变化存储器的制造方法，包括：首先，形成具有第一开口的第一介电层在基底之上。接着，形成第一电极在该第一开口内并填满该第一开口。接着，依次形成第二介电层和光致抗蚀剂层在该基底之上。接着，对该光致抗蚀剂层进行微削制造工艺(trimming process)，以形成光致抗蚀剂柱(photoresist pillar)位于该第一电极的上方。接着，利用该光致抗蚀剂柱作为掩模蚀刻该第二介电层，以形成柱状第二介电层位于该第一电极之上。接着，顺应性形成第一导电层在该基底上，其中该第一导电层完全包覆该柱状第二介电层的侧壁和上表面。各向异性蚀刻该第一导电层直到露出该柱状第二介电层的上表面。形成第三介电层在该基底上，并回蚀刻该第三介电层以露出该第一导电层的上表面；接着，形成相变层在该第三介电层之上并与该第一导电层的上表面直接接触；接着，形成第四介电层在该第三介电层和该相变层之上，其中该第四介电层具有第二开口露出该相变层的上表面；接着，形成第二导电层在该第二开口内并填满该第二开口，其中该第二导电层与该相变层电连接。最后，形成第二电极与该第二导电层电连接。