[发明专利]图像传感器及其制造方法

说明书

技术领域

本发明涉及一种图像传感器和其制造方法，且特别是涉及一种具有高填充因数的系统芯片(System-On-Chip，SOC)图像传感器和其制造方法。

背景技术

图像传感器已经广泛用于各种电子装置中，例如网络相机、具有内置相机的移动电话、数码静态相机(digital still camera，DSC)和数码摄像机(digitalvideo camera，DV)。通常，图像传感器主要分为CCD图像传感器和CMOS图像传感器。近年来，系统芯片(SOC)的概念逐渐引入到图像传感器中。由于可使用标准CMOS工艺来制造CMOS图像传感器，所以有可能使CMOS图像传感器与数字和模拟信号处理电路集成。

图1是常规CMOS图像传感器的示意性横截面图。参看图1，常规CMOS图像传感器100包含基板110、设置在基板110上的互连层120、设置在互连层120上的彩色滤光片阵列130和设置在彩色滤光片阵列130上的微透镜阵列140。基板110包含多个彼此隔离的区域112、由彼此隔离的区域112界定的多个有源区域114、形成于有源区域114上的多个CMOS晶体管116和形成于有源区域114中的多个光电二极管118。互连层120包含交替地堆叠在基板110上的多个绝缘膜122和多个金属膜124。彩色滤光片阵列130包含多个供红光穿透的彩色滤光片130R，供绿光穿透的130G和供蓝光穿透的130B。另外，微透镜阵列140包含多个微透镜142，其中每个微透镜142均分别位于彩色滤光片130R、130G和130B中的一者上。

常规CMOS图像传感器具有两个主要缺点。首先，填充因数较低，即光电二极管118的敏感面积与像素114的面积的比率较低。如图1中所示，这是因为光电二极管118与像素中的4个晶体管116均制造在同一硅基板上。低填充因数将减小信噪比(signal-to-noise ratio，S/N)，从而使图像的质量恶化。对于CMOS技术升级或像素按比例缩小而言，此限制变得更加严格。其次，常规CMOS图像传感器对互连120具有厚度和金属层限制。为了减少光R(或G、B)在到达光电二极管118前的损失且为了抑制两个相邻像素114之间的串扰，光电二极管118与彩色滤光片阵列130之间的垂直距离需要保持在约4微米或更少。这意味着CMOS图像传感器和SOC的其它电路部分两者均仅可使用最多四层金属膜124以供互连。另外，对于＜＝0.13μm Cu/低k工艺而言，区域120中的低介电常数电介质/阻挡电介质界面处的光R(或G、B)散射和吸收较强烈。这些将导致S/N和光感度降低。

题为“Simplified Upper Electrode Contact Structure For PIN Diode ActivePixel Sensor”的美国专利第6902946B2号和题为“Elevated PIN Diode ActivePixel Senor Including a Unique Interconnection Structure”的美国专利第6018187A号揭示了一种PIN二极管传感器，其中PIN二极管位于图像处理电路上方。然而，传感器共享一共用P型非晶硅层。这将导致相邻传感器之间的串扰。

发明内容

本发明提供一种图像传感器，其具有高填充因数。

本发明提供一种图像传感器的制造方法以解决上述问题。

如本文中所体现并大致描述，本发明提供一种图像传感器。所述图像传感器包含：基板，其上具有多个半导体器件；设置在所述基板上的互连层；和嵌入所述互连层中的多个彼此隔离的光电二极管，其中所述彼此隔离的光电二极管位于所述半导体器件上方且通过互连层电连接到半导体器件。

在本发明实施例中，半导体器件包含金属氧化物半导体晶体管、双极结型晶体管、存储器和SOC需要的其它器件。

在本发明实施例中，互连层包含多个层间绝缘膜、多个层间导电膜、顶部绝缘层和顶部导电层。层间绝缘膜和层间导电膜交替地堆叠在基板上，使得彼此隔离的光电二极管设置在层间导电膜的最上层上并电连接到层间导电膜的最上层。顶部绝缘层设置在层间导电膜的最上层上，其中彼此隔离的光电二极管由顶部绝缘层覆盖。顶部导电层嵌入顶部绝缘层中且电连接到彼此隔离的光电二极管的一个电极。

在本发明的实施例中，层间导电膜包含反射膜。