[发明专利]用于CMOS静电放电保护的可控硅结构

权利要求书

1.一种用于CMOS静电放电保护的可控硅结构，其特征是：

在P型衬底上沿纵向设置深N阱，在深N阱上沿横向依次平行设置第二N阱、第二P阱、第一N阱、第一P阱、第二N阱；

在第二P阱和第一P阱中沿横向分别平行设置P+区和N+区，其中，P+区靠近第二N阱，N+区靠近第一N阱，各P+区和N+区之间以场氧分隔。

2.根据权利要求1所述的用于CMOS静电放电保护的可控硅结构，其特征是，所述第一N阱与所述第一P阱交界处设置第一N+扩散区，在第一N阱与所述第二P阱交界处设置第二N+扩散区；第一N+扩散区和第二N+扩散区之间、第一N+扩散区和第二N+扩散区与所述N+区之间用场氧分隔。