[发明专利]利用算术处理器的数字基本增强器

说明书

                        发明领域

本发明涉及数字信号处理，尤其涉及数字音频系统中数字基本增强器(digital base booster(DBB))。

                        背景技术

一般来说，用于加强在数字音频系统中再现的声音的特定频带的数字基本增强器是由有限脉冲响应(FIR)滤波器或无限脉冲(IIR)滤波器实现的。

图1显示了由无限脉冲滤波器实现的传统数字基本增强器的实施例的结构。参照图1，传统DBB包括三个分积木式模块，以及第一加法器170，这三个分积木式模块是基带滤波器110、中频带滤波器130和高频带滤波器150。

基带滤波器110包括第二加法器111、第三加法器112、第一延迟器件113和第一至第四移位器114-117。

第二加法器111把数据x(n)加入第一延迟器件113的输出数据qb[n-1]与存储在第一移位器114中的任意系数-b11相乘所得的数据中。第三加法器112把第一延迟器件113的输出数据qb[n-1]与存储在第二移位器115中的任意系数a11相乘所得的数据加入第二加法器111的输出数据qb[n]与存储在第三移位器116中的任意系数a01相乘所得的数据中。

第一延迟器件113延迟第二加法器111的输出，和第四移位器117存储被第三加法器112的输出相乘所得的系数Gb。

中频带滤波器130包括第四加法器131、第五加法器132、第二延迟器件133、第三延迟器134和第五至第十移位器135-140。

第四加法器131把数据x(n)和第二延迟器件133的输出数据qm[n-1]与存储在第五移位器135中的任意系数-b12相乘所得的数据加入第三延迟器件134的输出数据qm[n-2]与存储在第六移位器136中的任意系数-b22相乘所得的数据中。第五加法器132把第二延迟器件133的输出数据qm[n-1]与存储在第七移位器137中的任意系数a12相乘所得的数据和第三延迟器件134的输出数据qm[n-2]与存储在第八移位器138中的任意系数a22相乘所得的数据加入第四加法器131的输出数据qm[n]与存储在第九移位器139中的任意系数a02相乘所得的数据中。第二延迟器件133延迟第四加法器131的输出数据qm[n]，和第三延迟器件134延迟第二延迟器件133的qm[n-1]。第十移位器140存储被第五加法器132的输出相乘所得的系数Gm。

高频带滤波器150包括第六加法器151、第七加法器152、第四延迟器件153和第十一至第十四移位器154-157。

第六加法器151把数据x(n)加入第四延迟器件153的输出数据qt[n-1]与存储在第十一移位器154中的任意系数-b13相乘所得的数据中。第七加法器152把第四延迟器件153的输出数据qt[n-1]与存储在第十二移位器155中的任意系数a13相乘所得的数据加入第六加法器151的输出数据qt[n]与存储在第十三移位器156中的任意系数a03相乘所得的数据中。第四延迟器件153延迟第六加法器151的输出数据qt[n]，和第十四移位器157存储被第七加法器152的输出相乘所得的系数Gt。

第一加法器170相加基带滤波器110、中频带滤波器130和高频带滤波器150的输出数据。

图1所示的DBB的IIR滤波器的转移函数H(z)如下：