[发明专利]半导体器件的制造方法

说明书

本发明涉及一种半导体器件的制造方法。

在已经形成本发明之后进行的研究，向发明人报告了在TheInternational Technology Roadmap for Semiconductors(用于半导体的国际技术路线图)，pp.5至6(1999)(此后，它称作相关技术1)、IEEE，pp.118至123(1999)(此后，它称作相关技术2)、及日本专利公开No.104313/1998(此后，它称作相关技术3)中描述的诸发明的存在。

相关技术1抽象地描述了，需要提供一个电流传感器、划分一个电源或控制反偏压，因为预期由IDD静态试验确定良好项/缺陷由于与高集成的实现有关的漏电流的增大是困难的。相关技术2描述了IDD静态试验和低电压试验。相关技术3描述了一种半导体集成电路，其中随机图案发生器的输出从一个锁存器输入到组合电路，并且测试该输出的异或。然而，在CMOS静态型电路中的漏电流由电路操作检测或应用于半导体器件构造的想法，如类似于以后描述的本发明，在相关技术1至3中都没有看到。

因为半导体技术的进步，当形成一个MOSFET以具有用于原始规模或加速器件实现的低阈值电压，或者增大电路规模以形成多个元件时，称作在OFF状态下流经在MOSFET的源极至漏极的阈值漏电流或拖尾的漏电流的占用比，在一个电源终端与同其相联的半导体器件的一个接地终端之间的直流IDD静态流动中增大。因而，由IDD静态试验确定良好项/缺陷如上述那样变得困难。然后，本发明人认为通过利用电路操作求出在漏电流中与电路操作失效密切相关的那些，代替在过去测量电流本身。

本发明的目的在于，提供一种能够借助于打算的高集成和高速度的实现获得高可靠半导体器件的半导体器件制造方法、和一种半导体器件测试方法。本发明的上述和其他目的及新颖特征由说明书的描述和附图将是显然的。

按如下将简短地描述在申请中公开的诸发明中的代表性发明的总结。在诸过程期间，在一个包括一个CMOS静态型电路的希望电路形成在半导体衬底上直到产品装运之后，进行：一种第一操作，把一个预定输入信号供给到电路，并且检索与它对应的一个第一输出信号；和一种第二操作，给出增大构成CMOS静态型电路的MOSFET的导通电阻值(ON resistance value)的一种操作条件，并且检索与该条件对应的一个第二输出信号，并且提供一个由从第二输出信号变化的第一输出信号确定失效的测试步骤。

通过考虑结合附图的如下详细描述，能容易地理解本发明的讲授，在附图中：

图1描绘示意方块图，表明应用于本发明中的半导体器件制造方法的一种半导体器件的一个实施例；

图2A和2B描绘电路图，用来表明在本发明中的测试方法的原理；

图3描绘示意方块图，表明应用于本发明中的半导体器件制造方法的半导体器件的另一个实施例；

图4描绘电路图，表明在本发明中使用的触发电路的一个实施例；

图5描绘电路图，表明在本发明中使用的触发电路的另一个实施例；

图6描绘示意方块图，表明应用于本发明中的半导体器件制造方法的半导体器件的另一个实施例；

图7描绘示意方块图，表明应用于本发明中的半导体器件制造方法的半导体器件的又一个实施例；

图8描绘表示一个组合电路的一个实施例的电路图，用来表明应用于本发明中的半导体器件制造方法的半导体器件；

图9描绘表示组合电路的另一个实施例的电路图，用来表明应用于本发明中的半导体器件制造方法的半导体器件；及

图10描绘示意流程图，表明在本发明中半导体器件制造方法的一个

实施例。

图1描绘示意方块图，表明应用于本发明中的半导体器件制造方法的一种半导体器件的一个实施例。该实施例的半导体器件包括利用扫描路径或移动扫描方法的测试电路。省去供给到用来构成扫描路径的触发电路32的时钟脉冲。

在测试操作中，把一个选择器31的一个控制信号a设置在移动链34侧，并且从一个移动链输入终端33串行供给一个试验图案，以允许触发电路的每一个保持试验图案信号。此后，把控制信号a切换到组合电路1和2侧以把时钟脉冲施加到触发电路32上，并且在相应触发电路32中取得组合电路1和2的输出值。然后，把控制信号设置在移动链34侧以施加时钟脉冲，并且从一个移动链输出终端35检索试验结果以把他们与预期值相比较以便确定可接受性。