[发明专利]快闪存储器位线上的电性绝缘层的制造方法

权利要求书

1.一种快闪存储器位线上的电性绝缘层的制造方法，该制造方法至少包含下列步骤：

提供一半导体基材，该半导体基材上设有多个栅极堆栈，而各个栅极堆栈设有一导电层、一掩膜层以及一覆盖层；

形成一介电层以覆盖该栅极堆栈，并填满该间隔，且该介电层高于该覆盖层；

形成一平坦化材质层于该介电层上，以产生平坦化表面；

进行一第一蚀刻步骤，蚀刻该介电层以完全清除该覆盖层上的该介电层，同时在该间隔上形成一间隔介电层；

进行一第二蚀刻步骤，移除该覆盖层且该介电层的蚀刻率小于该掩膜层的蚀刻率，使得该间隔介电层具有平滑顶端与斜角侧边，以避免沉积薄膜时产生应力集中的效应；以及

移除该掩膜层并留下间隔介电层，以形成该电性绝缘层。

2.根据权利要求1所述的制造方法，其特征在于：该导电层为一多晶硅层。

3.根据权利要求1所述的制造方法，其特征在于：该栅极堆栈间设有一间隔。

4.根据权利要求1所述的制造方法，其特征在于：该介电层为一氧化硅层。

5.根据权利要求4所述的制造方法，其特征在于：其是利用高密度等离子体蚀刻法形成该氧化硅层。

6.根据权利要求1所述的制造方法，其特征在于：该平坦化材质层为一有机材质。

7.根据权利要求1所述的制造方法，其特征在于：是利用旋涂法形成该有机材质。

8.根据权利要求1所述的制造方法，其特征在于：包含一蚀刻处理在形成该平坦化材质层步骤之后，以蚀刻该平坦化材质层与该介电层，以完全移除该平坦化材质层，其中该蚀刻处理对该平坦化材质层的蚀刻率小于对该介电层的蚀刻率。

9.根据权利要求8所述的制造方法，其特征在于：该蚀刻处理步骤中，该介电层的蚀刻率与该平坦化材质层的蚀刻率比值介于1至10之间。

10.根据权利要求1所述的制造方法，其特征在于：该第一蚀刻步骤，该介电层的蚀刻率大于该覆盖层的蚀刻率。

11.根据权利要求10所述的制造方法，其特征在于：该介电层的蚀刻率与该覆盖层的蚀刻率比值介于1至10之间。

12.根据权利要求1所述的制造方法，其特征在于：该第二蚀刻步骤中，该介电层的蚀刻率与该掩膜层的蚀刻率比值为大于0且小于1。

13.一种快闪存储器位线上的电性绝缘层的制造方法，该制造方法至少包含下列步骤：

依序形成多个栅极堆栈在半导体基材的栅极区域上，其中每一栅极堆栈具有一导电层、一掩膜层以及一覆盖层，并对该栅极堆栈进行蚀刻平板印刷法蚀刻，以形成多个间隔；

形成一介电层于该半导体基材上，以覆盖该栅极堆栈与填满该间隔，且该介电层高于该覆盖层；

形成一平坦化材质层于该介电层上，以产生平坦化表面；

蚀刻该平坦化材质层与该介电层，以完全移除该平坦化材质层，其中该蚀刻步骤对该平坦化材质层的蚀刻率小于对该介电层的蚀刻率，同时在该间隔上形成一间隔介电层；

移除该覆盖层，且该介电层的蚀刻率小于该掩膜层的蚀刻率，使得该间隔介电层具有平滑顶端与斜角侧边，以避免沉积薄膜时产生应力集中的效应；以及

移除该掩膜层并留下间隔介电层，以形成该电性绝缘层。

14.根据权利要求13所述的制造方法，其特征在于：该导电层为一多晶硅层。

15.根据权利要求13所述的制造方法，其特征在于：该介电层为一氧化硅层。

16.根据权利要求15所述的制造方法，其特征在于：是利用高密度等离子体蚀刻法形成该氧化硅层。

17.根据权利要求13所述的制造方法，其特征在于：该平坦化材质层为一有机材质。

18.根据权利要求17所述的制造方法，其特征在于：是利用旋涂法形成该有机材质。

19.根据权利要求13所述的制造方法，其特征在于：蚀刻该平坦化材质层与该介电层步骤中，该介电层的蚀刻率与该平坦化材质层的蚀刻率比值介于1至10之间。