[发明专利]一种不同厚度氧化层的制造方法

说明书

本发明涉及一种氧化层的制造方法，特别涉及具有不同厚度的氧化层的制造方法。

在集成电路组件中，不同的电路，需要具有不同基础操作特性的不同电路组件密切配合。为适应电路组件的竞争力及多样性，在某些组件上要求具有不同的氧化层厚度，以满足不同操作电压或电容的需求。

场效应晶体管(FETs)是集成电路中最广受使用的组件之一。因为场效应晶体管电路可执行多种不同的功能，且场效应晶体管的制造具有高度的再生性与可预测性。场效应晶体管组件的另一个优点是组件尺寸可以较小，并且可以被紧密的排列安装。一典型的场效应晶体管由形成在基底上被一信道区分离的源极和漏极以及一导电的栅极组成，源极和漏极在信道区的两边，而栅极则由一栅极氧化物层与信道区隔开。

场效应晶体管的操作特性，是由于许多不同的组件构造所决定，包括栅极氧化物层的厚度。场效应晶体管的操作电压的上限，主要与栅极氧化物层可承受的崩溃电压有关，该电压主要决定于栅极氧化物层的厚度。由于不同功用的场效应晶体管被设计在不同的电压下操作，故实际应用的场效应晶体管应有不同的栅极氧化物层厚度，以提供不同的操作电压。场效应晶体管亦可利用不同厚度的栅极氧化物层，达到场效应晶体管的高操作速度(较薄的栅极氧化物)或低漏电电流(较厚的栅极氧化物)的效果。因此，在内存组件内的场效应晶体管，其栅极氧化物层可能具有一第一厚度。而在高速、低电压的逻辑电路中的场效应晶体管，则可能具有一第二厚度的明显较薄的栅极氧化物层。通常，内存与逻辑电路是分别位于不同芯片上的。当内存与逻辑电路位于不同芯片上时，则可对不同芯片，分别利用全面性的热氧化工艺，以生成不同厚度的栅极氧化物。不同厚度的栅极氧化物是将不同基底暴露在氧化环境中，控制不同暴露时间所形成的。

因此近来，芯片设计已经朝着利用具有不同厚度的氧化物的晶体管，在单一芯片上结合成电路，用以获得不同的操作电压或改变其它操作特性的方向发展。

图1A至图1C为公知技术中，通常用来形成不同厚度氧化物层的制造方法。请参照图1A，首先，在半导体基底10上形成组件隔离结构11，再于基底10表面以热氧化法形成氧化层12，接着在氧化层12上沉积一氮化物层13。之后，定义组件区，蚀刻部份的氮化物层及氧化物层，以定义出不同的组件区14、15，再于组件区15的基底表面形成一氧化层16，作为组件区15的栅极氧化层。而组件区14的栅极氧化层为氧化层12与氮化物层13所构成。因此，组件区14与组件区15的栅极氧化层的厚度并不相同。

而本发明的主要目的，就是提供一种可应用于不同操作电压与电容，具有不同厚度的氧化层，且工艺比以上公知技术简单。

为达到上述目的，本发明提供一种不同厚度氧化层的制造方法：首先，提供一半导体基底，且半导体基底具有一第一组件区与一第二组件区，接着在半导体基底、第一组件区和第二组件区表面形成一第一氧化层。再对第一组件区上的第一氧化层提供一掺质，例如为氮气，而在第一组件区上的第一氧化层上形成一第二氧化层，其中第一氧化层与第二氧化层具有不同的特性，使得第二氧化层可作为一保护层，且第二氧化层厚度小于第一氧化层厚度。最后，去除第一组件区上的第二氧化层，暴露出第一氧化层表面，则第一组件区的第一氧化层厚度大于第二组件区上的第一氧化层厚度。根据上述制造方法，可在不同组件区形成不同厚度的氧化层。

另外，亦可在不同的组件区上形成多层不同厚度的氧化层。其制造方法如下：提供一半导体基底，且半导体基底具有一第一组件区与一第二组件区。接着，在半导体基底、第一组件区和第二组件区表面形成一第一氧化层。对第一组件区上的第一氧化层提供一掺质，在第一氧化层上形成一第二氧化层，其中第一氧化层与第二氧化层具有不同的性质，使得第二氧化层可作为一保护层，且第二氧化层厚度小于第一氧化层厚度。最后，去除第一组件区上的第二氧化层，暴露出第一氧化层表面，使第一组件区表面形成一第一厚度的氧化层，第二组件区形成一第二厚度的氧化层。最后，重复前述步骤，则可在组件区上形成多层厚度不同的氧化层。

依照本发明形成不同厚度的氧化层，其工艺比公知技术产生不同厚度的氧化层简单，且氧化层的品质亦较佳。因此除了可提供不同组件操作所需承受的电压外，同时亦可作为组件所需的不同厚度氧化层，还可应用在栅极氧化层上。

下面结合附图和实施例对本发明作出详细的说明：

图1A至图1C是公知的不同厚度氧化层制造方法的流程剖面图。

图2A至图2C是根据本发明的较佳实施例，使用不同厚度氧化层制造方法的流程剖面图。

其中，部件与附图标记分别：