[发明专利]带指令缓冲的总线接口装置及其访问外部存储器的方法

权利要求书

1、一种带指令缓冲功能的总线接口装置，包括设有空闲、取指和数据访问三种状态的AHB总线接口，与所述AHB总线接口连接的多路控制器，分别与所述多路控制器连接的指令缓冲单元、数据缓冲单元以及整合单元，所述整合单元包括一个有限状态自动机，用于和所述多路控制器配合，控制所述AHB总线在所述指令缓冲单元和所述数据缓冲单元之间进行切换以确保在任何时候只有其中一个缓冲单元在工作。

2、根据权利要求1所述装置，其特征在于，所述整合单元中的有限状态自动机与所述多路控制器配合实现以下状态迁移：

在空闲状态收到取指请求后，进入指令缓冲请求状态；

在指令缓冲请求状态下，指令缓冲进行取指操作，同时禁止数据缓冲的运作，在进行取指操作的同时，如果检测到数据缓冲有操作请求，则进入指令缓冲请求保持状态；

在指令缓冲请求保持状态，数据缓冲的请求将保持直到指令缓冲操作结束为止，一旦指令缓冲操作结束，立即进入数据缓冲请求状态；

在数据缓冲请求状态，进行数据缓冲的读数或写数操作，同时禁止指令缓冲运作，在进行数据读写操作的同时，如果检测到指令缓冲有操作请求，状态机将进入数据缓冲请求保持状态；

在数据缓冲请求保持状态下，指令缓冲的请求将保持直到数据缓冲操作结束为止，一旦数据缓冲操作结束，立即进入指令缓冲请求状态；

如此循环，在没有请求后，系统自动返回初始状态。

3、根据权利要求1所述装置，其特征在于，所述指令缓冲单元包括用于存放指令的指令缓冲寄存器组(211)；可判断ARM 7 TDMI核发出的取指地址是否在所述缓冲寄存器组中的地址命中判断单元(212)；

还包括核读指令控制单元(213)，用于接收ARM 7 TDMI核发出的访存请求，并根据所述地址命中判断单元(212)的判断结果，控制所述指令缓冲寄存器组(211)输出相应的指令字到所述ARM 7 TDMI核数据总线上，并产生满足ARM 7 TDMI核规范的时序信号；

以及产生AHB总线访存的时序信号，并根据其响应向指令缓冲寄存器组(211)的相应地址写入从AHB总线读入数据的AHB读指令控制单元(214)。

4、根据权利要求1所述装置，其特征在于，所述指令缓冲单元(21)中的核读指令控制单元(213)根据ARM 7 TDMI核输出的取指地址，并基于所述地址命中判断单元判断该地址是否命中，如果取指地址命中所述缓冲寄存器组，则所述核读指令控制单元将按照ARM 7 TDMI核的规范回应系统等待信号，并将缓冲中的指令字回送到ARM 7 TDMI核的数据线上。

5、一种基于带指令缓冲功能的总线接口访问外部存储器的方法，在总线接口中设置有指令缓冲单元和数据缓冲单元，还设置有控制单元，用于将可能会用到的指令事先利用突发方式通过AHB总线从外部存储器系统中取到指令缓冲单元，在随后的访问指令操作中，只要指令已经存在于缓冲单元中，即使是被访问数据或长时间操作指令所打断的访问指令操作也可以直接从缓冲单元中获得指令而无需访问外部存储器。

6、根据权利要求5所述方法，其特征在于，所述控制单元执行以下步骤：

在空闲状态收到取指请求后，进入指令缓冲请求状态；

在指令缓冲请求状态下，指令缓冲进行取指操作，同时禁止数据缓冲的运作，在进行取指操作的同时，如果检测到数据缓冲有操作请求，则进入指令缓冲请求保持状态；

在指令缓冲请求保持状态，数据缓冲的请求将保持直到指令缓冲操作结束为止，一旦指令缓冲操作结束，立即进入数据缓冲请求状态；

在数据缓冲请求状态，进行数据缓冲的读数或写数操作，同时禁止指令缓冲运作，在进行数据读写操作的同时，如果检测到指令缓冲有操作请求，状态机将进入数据缓冲请求保持状态；

在数据缓冲请求保持状态下，指令缓冲的请求将保持直到数据缓冲操作结束为止，一旦数据缓冲操作结束，立即进入指令缓冲请求状态；

如此循环，在没有请求后，系统自动返回初始状态。

7、根据权利要求5所述方法，其特征于，当数据缓冲单元请求进行数据访问时，如果所述指令缓冲单元正在利用突发方式进行指令预取操作，则所述数据缓冲单元将等待指令预取操作结束，其中，使数据缓冲单元等待的方法是设置该缓冲的AHB总线从设备准备好信号为低。