[发明专利]具有多厚度栅极氧化层的槽型半导体器件及其制造方法

说明书

                        技术领域

本发明涉及一种具有嵌入槽中的栅电极的半导体器件，尤其涉及在该器件处于截止条件下的同时经历高电压差时，保护这种器件免遭对栅极氧化层的损害的结构和方法。本发明尤其涉及槽型MOSFET(金属-氧化物-半导体场效应晶体管)。

                        背景技术

有一类半导体器件，其中的栅电极形成在自半导体芯片的表面延伸的槽中。一个例子是槽型栅极MOSFET，其它的例子包括绝缘栅极双极晶体管(IGBT)，结型场效应晶体管(JFET)和积累模式场效应晶体管(ACCUFET)。所有的这些器件都具有槽结构的共同特点，出于某种原因，槽的底部可以暴露在高电场下，或槽的底部可以形成包括栅电极和围绕槽的半导体材料的寄生电容。

图1至图10显示现有槽型栅极器件的截面图及其特点。图1显示一种槽型栅极MOSFET 100，它具有一个顶金属层102，一个形成在槽106中并通过栅极氧化层110与外延硅层108分开的栅极104。MOSFET 100还包括一个N+源极区112和一个P本体114。MOSFET 100的漏极包括一个N外延层108和一个N+衬底116。在P本体114之下建立一个深P+区118，如布鲁克(Bulucea)等人在美国专利第5,072,266号中所提出的那样。深P+区118和N外延层108之间的PN结形成一个在该处通常发生雪崩击穿的电压箝位二极管117。P+本体接触区119形成金属层102和P本体114之间的接触层。通过氧化层120使一般由多晶硅形成的栅极不受金属层102影响，该氧化层处于栅极104之上，并用不与槽本身对应的部件，一般为一个接触掩膜构图。

如图所示，栅极氧化层110由一个沿多晶硅栅极104的三个侧面的均匀薄氧化层构成。即栅极氧化层110在槽侧壁上的部分以及栅极氧化层110在槽底部上的弯曲和直线部分(除在槽底部发生的一些与应力有关并与蚀刻有关的氧化层厚度上的变化外)通常为在例如150埃至1200埃范围内的均匀厚度。

这种常规类型的MOSFET有很多变体。例如，图2显示了一种基本类似于MOSFET 100，但不包括深P+区118的MOSFET 130。MOSFET 130的栅极穿过P本体132而稍稍突出，因为P本体132的深度和槽134的深度是在两个无关的过程中确定的。因而，在直立器件中不能保证漏极区内多晶硅栅极的净重叠。结果是这种变体影响器件的运行，并且也可以影响其可靠性。另外，在图2中没有由深P+区118形成的附加二极管以箝位电压，因此无论哪儿的电压升高到器件进入雪崩的点上，击穿都会发生。

图3所示的MOSFET 140是MOSFET 100和130的变体，其中，MOSFET单元142不包含深P+区，而包含深P+区的二极管单元144以预定的间隔在整个阵列上分布，以充当电压箝位并限制MOSFET单元中电场的强度。在MOSFET 140中，栅极氧化层是厚度均匀的。

图4A-4G显示了击穿现象的各个方面。图4A显示了在具有较厚栅极氧化层的槽型栅极器件150中击穿处的电场强度等值线。器件150在效果上是一个栅极二极管，是大部分槽型栅极垂直功率MOSFET的一种结构元件。如图所示，在雪崩击穿过程中将出现碰撞电离的最强电场位于P+本体区正下方的结处。相反，图4B所示的器件160具有较薄的栅极氧化层。虽然在P+区下面仍发生一些电离，但最高的电场水平此时位于槽的弯弯角部。场电极诱导击穿机制导致电场强度增大。

图4C和4D分别显示进入雪崩击穿时器件150和160的电离等值线。无论是如图4C所示的厚栅极氧化层，还是如图4D所示的薄栅极氧化层，最终在“深”雪崩中，即当器件被强制在雪崩中传导大电流时，击穿开始在槽的弯角部出现。甚至在厚氧化层的情况下(图4C)，其中峰值电场不在槽的弯角处(图4A)，当漏极电压增大时，电离最终在槽的弯角部出现。然而，在图4D中有更多的等值线，这表明栅极氧化层薄的位置上有更高的电离率。

图4E显示，如果引入一个包括深P+区的二极管箝位装置，如图中右手侧所示，则该二极管将在较低电压击穿，并且在槽的弯角部将不发生雪崩击穿。如果穿过二极管的电路电阻足够低，则二极管将箝制器件的最大电压。结果，电压将永远上升不到槽弯角部附近发生雪崩击穿的点上。