[发明专利]高速处理器系统和使用该系统的方法

权利要求书

1.一个高速处理器系统，包括：

具有一级高速缓冲存储器的CPU；

设置在比所述CPU低一个层次级上的二级高速缓冲存储器，所述 二级高速缓冲存储器具有第一MPU；

连接到所述二级高速缓冲存储器并彼此并行设置的多个主存储 器，每一所述主存储器具有配有第二MPU的第三高速缓冲存储器；

其中，所述第一MPU和所述第二MPU中的每一个都有高速缓冲存 储逻辑功能和处理器功能，从而允许分布并行处理。

2.根据权利要求1的高速处理器系统，其中，所述第三高速缓冲 存储器有比所述二级高速缓冲存储器更大的线长度，所述二级高速缓 冲存储器有比所述一级高速缓冲存储器更大的线长度。

3.根据权利要求1的高速处理器系统，其中，所述第一MPU和所 述第二MPU与所述CPU二进制兼容。

4.根据权利要求1的高速处理器系统，其中，每一所述二级高速 缓冲存储器和所述第三高速缓冲存储器由一个统一的高速缓冲存储器 实现。

5.根据权利要求1的高速处理器系统，其中，所述二级高速缓冲 存储器由所述CPU作为二级高速缓冲存储器访问，由所述第一MPU作 为一级高速缓冲存储器访问。

6.根据权利要求1的高速处理器系统，其中，所述第三高速缓冲 存储器由所述CPU作为第三高速缓冲存储器访问，由所述第一MPU作 为二级高速缓冲存储器访问，由所述第二MPU作为一级高速缓冲存储 器访问。

7.根据权利要求1的高速处理器系统，其中，由所述第一MPU和 所述第二MPU执行的每一个数据处理根据由一个预取指令携带的控制 协议或由所述CPU给出的一个智能预取指令执行。

8.根据权利要求1的高速处理器系统，其中，所述第一MPU和所 述第二MPU中的每一个根据数据传输长度和数据传输频率有选择地执 行数据处理。

9.根据权利要求1的高速处理器系统，其中，所述第一MPU通过 使用存储在所述多个主存储器中的数据和程序主要执行全局传输处理 或低计算级和高传输速率处理。

10.根据权利要求1的高速处理器系统，其中，每一所述第二MPU 通过使用存储在相关的单个主存储器中的数据和程序主要执行本地对 象处理。

11.根据权利要求1的高速处理器系统，其中，所述主存储器由 DRAM实现，且所述二级高速缓冲存储器由SRAM实现。

12.根据权利要求1的高速处理器系统，其以作为ASIC-DRAM的单 个芯片实现。

13.一种使用高速处理器系统的方法，该高速处理器系统包括具有 一级高速缓冲存储器的CPU；设置在比所述CPU低一个层次级的二级高 速缓冲存储器，所述二级高速缓冲存储器具有第一MPU；连接到所述二 级高速缓冲存储器并彼此并行设置的多个主存储器，每一个所述主存 储器具有配有第二MPU的第三高速缓冲存储器；所述方法包括：

使所述CPU主要执行高级运算处理；

使所述第一MPU主要执行全局传输处理和低计算级和高传输率处 理；

使所述第二MPU中的一个通过使用存储在与该第二MPU相关的所 述主存储器中的数据和程序主要执行本地对象处理，从而执行分布并 行处理。

14.根据权利要求13的使用高速处理器系统的方法，其中，由所 述第一MPU和所述第二MPU执行的每一个数据处理根据一个预取指令 携带的控制协议或CPU给出的一个智能预取指令执行。

15.根据权利要求13的使用高速处理器系统的方法，其中，所述 高速处理器用普通编程风格控制。

16.根据权利要求13的使用高速处理器系统的方法，其中，当所 述第二MPU的至少一个正在执行数据处理功能来处理数据时，MPU所属 的块被高速缓冲出去。