[发明专利]更新仿真器系统中用户存储器的方法和系统

说明书

                      背景技术

技术领域

本发明涉及仿真器系统和仿真装置，更具体地说，涉及能够容易更新片上(on-chip)和片外(off-chip)存储器的仿真器系统和仿真装置。

背景分析

许多微控制器装置配置包括片上存储器和片外用户存储器在内的存储器系统。在仿真器系统中，存在能够更新这两种类型存储器的内容的需要。一般来说，仿真器系统可以容易地更新片上存储器，但是更新片外存储器很复杂。比如，一种实现存取用户存储器的传统方法为提供一个通过复制的仿真器控制块直接存取的副本。使用仿真器系统的主系统直接控制使用仿真器控制块的用户存储器。在另外一种方法中，可以在存在的仿真器控制块中配置另外的连接件和附加总线。不管使用复制的仿真器控制块还是不得不另外增加连接件和另一条总线，都增加了系统的成本和复杂性。

在另外一个传统系统中，由本申请的受托者生产的PIC17C01仿真装置可以存取片上(仿真器程序)和片外(用户)存储器。但是，仿真装置必须通过手工设置I/O比特位来生成存储器存取周期以存取片外存储器。更具体地说，当需要从用户存储器读取时，主系统从仿真器程序存储器下载程序段并开始在PIC17C01中执行该程序段。程序段写入端口C、D和E数据锁存器，并写入C、D和E数据方向寄存器(DDR)以作为输出配置它们。主系统从MP模式改变为MC模式，并将端口C、D和E从系统总线模式改变为I/O端口模式。DDR已经事先设置并作为输出驱动。主系统开始向在PIC17C01中执行该程序段的仿真器程序存储器下传程序段，并在PIC17C01中开始执行该程序段。

然后程序段写入端口C、D和E以仿真系统总线并读取期望的存储器存储单元。将RAM地址写入端口C和D，并将端口E设置为ALE高选通。DDR的端口C和D被写入并作为输入配置，且将DDR端口E设置为OE低选通。数据在端口C和D上读取，并将数据存储在PIC17C01的RAM中。然后主系统从MP模式改变为MC模式，向仿真器程序存储器下传程序段并在PIC17C01中开始执行该程序段。该程序段将RAM中的数据传送到主系统。

写入过程相似，其中当执行时，下传到仿真器的程序存储器的程序段将RAM地址写入端口C和D并将端口E设置为ALE高选通，将要写入用户程序存储器的数据写入DDR端口C和D并将DDR端口E设置为WR低选通。

                      发明总结

本发明的一个目的是提供一种仿真器系统、装置和方法，实现简单并有效地存取片外用户存储器。

本发明的另一个目的是提供一种仿真器系统和装置，其中代码在仿真器的存储器中执行，并且读和写存取是直接面向片外用户存储器的。

本发明进一步的目的是提供一种与仿真器系统和用户系统相连的仿真装置，实现简单并有效地存取用户系统中的程序存储器。

本发明的这些和其他目的可以通过一种仿真装置达到，该仿真装置具有用于存取程序存储器的存储器接口，程序存储器具有在装置外部的第一存储器和第二存储器；以及与接口相连的选择电路，用于当装置配置为从第一存储器取指令时仅将程序存储器写和存储器读存取指向第二存储器。

该装置可以进一步包括与选择电路相连的电路，用于检测是否至少正在执行表读和表写存取中的一个，并且选择电路可以仅将表读和表写存取指向第二存储器。该装置也可以包括模式选择电路，其中选择电路包括与第一和第二存储器相连的开关装置并接收由模式选择电路输出的信号。

该装置也可以包括指令解码器，该解码器用于输出一个表明至少正在解码程序存储器读存取和程序存储器写存取指令中的一条的信号。一个电路可以和这样的解码器相连，它配置为接收信号并至少执行程序存储器读存取指令和程序存储器写存取指令中的一条。

当该装置包括模式选择电路时，该电路也可以包括连接为接收模式选择电路输出的逻辑电路；及具有一个输出与逻辑电路相连的指令解码器，其中接口电路与逻辑电路的输出相连。

模式选择电路可以包括用于输出表明该装置工作模式的信号的器件，指令解码器可以包括用于输出表明至少正在解码程序存储器读或写存取中的一条的信号的器件。逻辑电路连接为用于接收这两个器件输出的信号并输出一个表明第一和第二存储器中的那一个允许存取的信号到选择电路。