[发明专利]更新仿真器系统中用户存储器的方法和系统无效
| 申请号: | 00801023.4 | 申请日: | 2000-04-13 |
| 公开(公告)号: | CN1318172A | 公开(公告)日: | 2001-10-17 |
| 发明(设计)人: | 爱德华·B·博尔斯 | 申请(专利权)人: | 密克罗奇普技术公司 |
| 主分类号: | G06F15/78 | 分类号: | G06F15/78;G06F11/00 |
| 代理公司: | 柳沈知识产权律师事务所 | 代理人: | 马莹 |
| 地址: | 美国亚*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 更新 仿真器 系统 用户 存储器 方法 | ||
1.一种仿真装置,包括:
用于存取程序存储器的存储器接口,所述程序存储器包括在装置外部的第一存储器和第二存储器;和
与所述接口相连的选择电路,用于当所述装置配置为从所述第一存储器取指令时仅将程序存储器写和存储器读存取指向所述第二存储器。
2.如权利要求1所述的装置,包括:
与所述选择电路相连的电路,用于检测是否至少正在执行表读和表写存取中的一个;
其中所述选择电路可以仅将所述表读和表写存取指向所述第二存储器。
3.如权利要求1所述的装置,包括:
模式选择电路;
其中所述选择电路包括与所述第一和第二存储器相连的开关装置并连接成接收由所述模式选择电路输出的信号。
4.如权利要求1所述的装置,包括:
指令解码器,用于输出一个表明至少正在解码程序存储器读存取和程序存储器写存取指令中的一条的信号;
与所述解码器相连的电路,配置为接收所述信号并配置为至少执行所述程序存储器读存取指令和所述程序存储器写存取指令中的一条。
5.如权利要求1所述的装置,包括:
模式选择电路;
连接为接收所述模式选择电路的输出的逻辑电路;
具有与所述逻辑电路相连的输出的指令解码器;
所述接口电路与逻辑电路的输出相连。
6.如权利要求5所述的装置,其中:
所述模式选择电路包括用于输出表明所述装置工作模式的信号的第一器件;
所述指令解码器包括用于输出表明至少正在解码程序存储器读或写存取中的一条的信号的第二器件;和
所述逻辑电路连接为用于接收由所述第一和第二器件输出的所述信号并输出一个表明所述第一存储器和所述第二存储器中的那一个是允许存取的信号到所述选择电路。
7.如权利要求1所述的装置,其中:
所述存储器接口包括:
程序存储器总线,和
与所述总线相连的程序存储器总线控制器;及所述选择电路包括:
与所述程序存储器总线、第一存储器存取总线和第二存储器存取总线相连的多路复用器,和
与所述多路复用器相连用于在所述第一和第二存储器存取总线之间选择的电路。
8.如权利要求7所述的装置,其中所述电路包括用于产生输出到所述多路复用器表明当所述装置配置为从所述第一存储器提取指令时仅存取所述第二存储器的信号的器件。
9.如权利要求8所述的装置,其中所述器件包括:
模式选择电路;
产生表明正在执行程序存储器存取的信号的电路;和
与所述模式选择电路的输出相连并具有连接成用于接收所述电路输出的所述信号的输入端的第一逻辑电路。
10.如权利要求1所述的装置,其中:
所述第一存储器为仿真器程序存储器,和
所述第二存储器为用户程序存储器。
11.如权利要求1所述的装置,进一步包括:
与所述装置相连的仿真器系统;和
与所述装置相连的用户系统。
12.如权利要求11所述的装置,其中:
所述仿真器系统包括所述第一存储器;和
所述用户系统包括所述第二存储器。
13.如权利要求12所述的装置,其中:
所述第一存储器包括含有由所述装置提取的指令的仿真器程序存储器;
所述第二存储器包括当所述装置配置为从所述第一存储器提取指令时仅将所述程序存储器写和存储器读存取所指向的用户程序存储器。
14.一种仿真装置,包括:
用于接收源于与所述装置相连的仿真存储器的指令的器件;和
与用于接收的所述器件相连,用作当所述装置配置为从所述仿真存储器提取指令时,仅将存储器读和写指令目标指定为与所述装置相连的用户存储器的器件。
15.如权利要求14所述的装置,包括:
与用于接收的所述器件相连用作检测所述存储器读和写指令的器件;和
与用于指定目标的所述器件和用于检测的所述器件相连用作选择所述装置工作模式的器件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于密克罗奇普技术公司,未经密克罗奇普技术公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/00801023.4/1.html,转载请声明来源钻瓜专利网。





