[发明专利]用于消除浮体效应的SOI半导体集成电路及其制造方法

说明书

本发明总体上涉及绝缘体上硅薄膜(SOI)技术，更具体而言涉及一种用于消除SOI MOSFET中浮体效应的SOI半导体集成电路和制造该电路的方法。

在半导体制造工业中，为减少寄生电容和电阻以提高半导体集成电路的运行速度投入了很多关注。

由于其固有的优点例如较小的结电容和较好的器件隔离，SOI MOSFET已被证实在低功率、高速超大规模集成电路(VLSI)应用方面优于体型(bulk)硅MOSFET。

此外，在SOI器件中有许多优点，例如对软错误较好的抗扰度，动态功率减少，甚至在提高的封装密度下的闭锁电阻的改善。

尽管SOI器件具有上述显著特征，由于材料处理和器件设计方面的技术问题SOI集成电路尚未商业上那么成功。

图1示出按照现有技术的一种SOI MOSFET的典型结构。SOI MOSFET包括栅极20，栅介质21，绝缘层15上的源23和漏24。绝缘层15的背部表面与支承衬底10接触。

由于SOI MOSFET的体区30由绝缘层15绝缘，它是电学上绝缘的并且因此它的电压随施加在或者源区23，或者漏区24或者栅极20上的电压变化。

SOI MOSFET中体区30的电压波动，所谓的浮体效应(FBE,floatingbody effect)导致对SOI器件正常工作的有害效应。这些有害效应中最常见的是扭结效应和双极型效应。

当器件的沟道区被局部耗尽并且施加高漏电压时，器件中产生的电场在漏区24附近产生碰撞电离。

因此，如果SOI MOSFET是一种SOI N-MOSFET，产生的空穴被注入体中由此产生正的带电体。积聚在体30中的该正电荷的第一后果是体电位的增加导致SOI MOSFET阈电压(V_T)的降低。

由于阈电压的降低提高漏极电流，阈电压的变化在SOI MOSFET的输出特性曲线中表现为扭结。

由于MOSFET包括一横向双极型晶体管，即n-p-n结构23,30和24，电压增加的另一后果是横向双极型结构的最后接通。

当MOSFET的体30被正向偏置时，源体(23-30)结，对应于横向n-p-n结构的发射极-基极结，变为前向偏置同时电子由源23注入到体区30。

到达漏耗尽区的注入的电子添加到漏极电流。因此，漏极电流主要由寄生双极型晶体管控制而不是由栅极控制下的沟道电流控制。

该效应称为寄生“双极”效应。SOI MOSFET的寄生双极作用诱发特别是在开关电路中的“动态漏泄电流”(DLC)。

在如图2A中所示的MUX(复用器，multiplexer)电路中，如果在节点A和B施加的电压高，则输出节点C将高。现在，节点A的栅电压被接通到一低电压。则输出节点C应保持在高电压。

但是，在节点A和C分别保持低电压和高电压的状态下，如果节点B的电压因为某些原因接通到低电压，节点C的输出电压由于寄生双极效应的动态漏泄机制即刻下降。

图2B示出按照现有技术的复用器电路中节点C处输出电压的即刻下降。这里，x轴表示时间(t)而y轴表示节点C的电压。

为了校正由于在SOI MOSFET中观察到的浮体效应导致的那些有害效应，已提出几种技术方法。

例如，F.Assaderaghi等人在他们的题目为，用于很低电压运行的一种动态阈电压MOSFET(DTMOS),IEEE Electron Device Lett.,第510-512页，15卷，12期，1994年发表的技术论文中提出一种用于减少浮体效应的技术。

F.Assaderaghi等人试图通过将浮体与SOI MOSFET的栅连接在一起消除浮体效应。但是，由于在保持源和漏低时栅电压高的情况下动态漏泄电流不可能在源和漏之间被避免，他们指出，他们的方法只适用于低电压运行。

作为解决SOI器件中浮体问题的另一方法，J.W.Sleight等人在题目为，SOI晶体管密集肖特基体接触技术的DC和瞬态特性，IEEE Transactions onElectron Devices，第1451-1456页，46卷，7期，1999年7月发表的技术论文中提出一种新的肖特基体接触技术。

后面的技术论文提出一种用于体接触局部耗尽SOI晶体管的自调整肖特基二极管方法。在他们的论文中，肖特基二极管被置于源/漏端，使得浮体被连接在源/漏区。