“硬掩模用”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3583417个，建议您升级VIP下载更多相关专利

[发明专利]硬掩模用组合物及图案形成方法-CN201810469998.8有效
发明人：崔汉永;梁敦植;李殷相;崔相俊 -专利权人：东友精细化工有限公司;崔相俊
申请日： 2018-05-16 - 公布日： 2022-03-04 - 主分类号： G03F7/039 文献下载
摘要：本发明提供硬掩模用组合物及图案形成方法，所述硬掩模用组合物包含：含有咔唑单元与芴单元结合而成的重复单元的聚合物、以及溶剂。使用硬掩模用组合物可以形成耐蚀刻性得到提高的硬掩模。
硬掩模用组合图案形成方法

[发明专利]掩模坯料、转印用掩模的制造方法及半导体器件的制造方法-CN202180049300.7在审
发明人：宍户博明;野泽顺 -专利权人：豪雅株式会社
申请日： 2021-06-17 - 公布日： 2023-04-04 - 主分类号： G03F1/54 文献下载
摘要：本发明的目的在于，提供一种能够以良好的精度制作具有20nm左右这样的微小尺寸的辅助图案的转印用掩模的掩模坯料。上述掩模坯料具有以下结构：在基板(1)的主表面上依次层叠有图案形成用薄膜(2)、第1硬掩模膜(3)、第2硬掩模膜(4)，其中，图案形成用薄膜含有过渡金属，第1硬掩模膜含有氧和选自硅及钽中的一种以上元素，第2硬掩模膜含有过渡金属，第2硬掩模膜的过渡金属的含量比上述图案形成用薄膜的过渡金属的含量少，主表面上的形成有第1硬掩模膜的区域比形成有图案形成用薄膜的区域小，第2硬掩模膜与图案形成用薄膜至少部分地相接
坯料转印用掩模制造方法半导体器件

[发明专利]硬掩模用组合物及图案形成方法-CN201810469903.2有效
发明人：梁敦植;金烔永;崔汉永 -专利权人：东友精细化工有限公司
申请日： 2018-05-16 - 公布日： 2021-12-14 - 主分类号： G03F7/039 文献下载
摘要：本发明提供一种硬掩模用组合物及图案形成方法，该硬掩模用组合物包含苄醇(benzyl alcohol)单元与咔唑(carbazole)单元结合而成的芳香族化合物、和溶剂。通过使用硬掩模用组合物，能够形成填隙特性、耐蚀刻性提高了的硬掩模。
硬掩模用组合图案形成方法

[发明专利]硬掩模用组合物-CN201980007915.6有效
发明人：崔相俊;梁敦植;李殷相;崔汉永;赵庸桓;金烔永 -专利权人：东友精细化工有限公司;崔相俊
申请日： 2019-02-20 - 公布日： 2023-09-19 - 主分类号： G03F7/11 文献下载
摘要：本发明的硬掩模用组合物包含吲哚衍生物和芳香族单元。由硬掩模用组合物能够形成耐蚀刻性、涂布性和耐化学性同时提高了的硬掩模。
硬掩模用组合

[发明专利]硬掩模用组合物-CN201710220902.X有效
发明人：崔汉永;梁敦植;金相泰;成始震 -专利权人：东友精细化工有限公司
申请日： 2017-04-06 - 公布日： 2022-01-25 - 主分类号： G03F7/11 文献下载
摘要：本发明涉及硬掩模用组合物，更详细而言，所述硬掩模用组合物通过包含分子内含有两个以上叔醇基的化合物和溶剂，能够形成耐热性优异的下层膜(硬掩模)。
硬掩模用组合

[发明专利]金属内连线的制作方法与结构-CN200610005188.4有效
发明人：周珮玉;黄俊仁 -专利权人：联华电子股份有限公司
申请日： 2006-01-13 - 公布日： 2007-07-18 - 主分类号： H01L21/768 文献下载
摘要：一金属内连线工艺与结构，其提供设有第一导电体的衬底，先于衬底上形成第一介电层与第一图案化硬掩模，再用第一图案化硬掩模蚀刻形成第一开口与第二导电体，并于第一图案化硬掩模上形成第二介电层与第二图案化硬掩模。最后用第二图案化硬掩模作蚀刻掩模且用第一图案化硬掩模作蚀刻停止层形成第二开口与第三导电体。
金属连线制作方法结构

[发明专利]混合线条的制造方法-CN201110263770.1有效
发明人：唐波;闫江 -专利权人：中国科学院微电子研究所
申请日： 2011-09-07 - 公布日： 2013-03-20 - 主分类号： H01L21/027 文献下载
摘要：本发明提供了一种混合线条的制造方法，包括以下步骤：A、在底层上依次形成材料层、第一硬掩模层和第二硬掩模层；B、对第二硬掩模层光刻/刻蚀形成第二硬掩模图形；C、在第一硬掩模层上形成光刻胶掩模图形；D、以第二硬掩模图形和光刻胶掩模图形为掩模，刻蚀第一硬掩模层，形成第一硬掩模图形；E、以第一和硬掩模图形为掩模，刻蚀材料层，形成第一线条和第二线条。依照本发明的混合线条制造方法，将同一层次图形按线条大小进行拆分，大线条用普通光学曝光，小线条用电子束曝光，旨在不影响图形质量的前提下大幅缩减曝光时间。同时采用2次硬掩膜方法有效的解决了I线光刻胶和电子束光刻胶相互影响的问题。
混合线条制造方法

[发明专利]硬掩模用组合物-CN201810200722.X有效
发明人：梁敦植;梁振锡;朴根永;崔汉永;崔相俊 -专利权人：东友精细化工有限公司;崔相俊
申请日： 2018-03-12 - 公布日： 2021-07-27 - 主分类号： G03F7/11 文献下载
摘要：本发明提供一种硬掩模用组合物，其包含芘系连接化合物与含有羟基的芳香族化合物的聚合物、及溶剂。由硬掩模用组合物能够形成耐蚀刻性、溶解性和平坦性同时提高了的硬掩模。
硬掩模用组合

[发明专利]硬掩模用组合物及图案形成方法-CN201810482174.4有效
发明人：梁敦植;金烔永;李殷相;崔汉永;崔相俊 -专利权人：东友精细化工有限公司;崔相俊
申请日： 2018-05-18 - 公布日： 2022-02-08 - 主分类号： G03F7/039 文献下载
摘要：本发明提供硬掩模用组合物及图案形成方法，所述硬掩模用组合物包含：具有来源于碳原子数6～40的芳香族化合物的芳香族单元与来源于含有脂肪族不饱和基团的缩醛化合物的脂肪族不饱和单元结合而成的重复单元的聚合物、通过使用硬掩模用组合物，能够形成耐热性、耐蚀刻性、涂布性同时提高了的硬掩模。
硬掩模用组合图案形成方法

[发明专利]通过减薄和划切的半导体器件制造-CN202110850049.6在审
发明人： C·富克斯;K·格贝尔;F·霍夫曼;M·马克特;R·魏斯 -专利权人：英飞凌科技德累斯顿公司
申请日： 2021-07-27 - 公布日： 2022-01-28 - 主分类号： H01L21/336 文献下载
摘要：该方法包括在半导体基板之上形成硬掩模。图案化硬掩模以在硬掩模中产生开口。通过蚀刻穿过硬掩模中的开口在半导体基板中形成深沟槽。加宽硬掩模中的开口。在硬掩模的加宽的开口和深沟槽的侧壁之上形成预填充侧壁层。用填充材料来填充深沟槽。
通过半导体器件制造

[发明专利]半导体装置及其制造方法-CN03102958.2无效
发明人：山田哲也;上野敦史;辻田好一郎;山口敦美;冈川崇 -专利权人：三菱电机株式会社
申请日： 2003-01-21 - 公布日： 2003-12-03 - 主分类号： H01L21/28 文献下载
摘要：为了抑制随栅电极的细线化而引起的长度方向的缩短，而对在蚀刻栅电极材料膜4形成栅电极时成为掩模的硬掩模5a作细线化处理。这时，预先形成有源区1上有开口部11的光刻胶掩模10；至少用光刻胶掩模10覆盖硬掩模5a的长度方向上的两端部分，且至少将开口部11处硬掩模5a的有源区1正上方部分整个露出。通过以光刻胶掩模10为掩模的蚀刻使硬掩模5a细线化，硬掩模5a的有源区1上的部分被细线化，但其长度方向上不随之被缩短。结果，用经细线化的硬掩模5a形成的栅电极的长度不被缩短。
半导体装置及其制造方法

[发明专利]对集成电路进行临界尺寸控制的修整工艺-CN200780013652.7无效
发明人：米尔扎菲尔·K·阿巴切夫;克鲁帕卡尔·穆拉利·苏布拉马尼安;周宝锁 -专利权人：美光科技公司
申请日： 2007-03-05 - 公布日： 2009-04-29 - 主分类号： H01L21/033 文献下载
摘要：在一个实施例中，所述蚀刻方法包含：在靶层(120)上提供第一硬掩模层(130)；在所述第一硬掩模层(130)上提供第二硬掩模层(140)；在所述第二硬掩模层(140)上提供光致抗蚀剂层(150)；在所述光致抗蚀剂层(150)中形成图案；将所述图案转移到所述第二硬掩模层(140)中；以及用所述第二硬掩模层(140)顶上的所述光致抗蚀剂层(150)来修整所述第二硬掩模层(140)。在修整蚀刻期间，所述第二硬掩模层(140)的顶表面受所述光致抗蚀剂(150)保护，且所述靶层(120)受所述上覆的第一硬掩模层(130)保护，因此，所述修整蚀刻可以是腐蚀性的。
集成电路进行临界尺寸控制修整工艺

[发明专利]硬掩模用组合物-CN201710686901.4有效
发明人：梁敦植;崔汉永 -专利权人：东友精细化工有限公司
申请日： 2017-08-11 - 公布日： 2022-03-04 - 主分类号： G03F7/11 文献下载
摘要：本发明提供一种硬掩模用组合物，更详细而言，提供通过包含含有特定结构的重复单元的共聚物和溶剂，从而能够形成溶解性和涂布均匀性优异且成膜后耐裂纹性优异的抗蚀剂下层膜(硬掩模)的硬掩模用组合物。
硬掩模用组合

[发明专利]硬掩模用化合物、包含所述化合物的硬掩模组合物及利用其的半导体元件精细图案形成方法-CN201911219815.8在审
发明人：沈载熙;宋昌烨;金载宪;李知石;郑仁硕;李承炫;姜贤求;金炫辰;林暎培;金钟元;韩奎元;金甫龙 -专利权人：爱思开海力士有限公司;东进世美肯株式会社
申请日： 2019-12-03 - 公布日： 2020-12-04 - 主分类号： C07C35/21 文献下载
摘要：本发明涉及一种硬掩模用化合物、包含所述化合物的硬掩模组合物及利用其的半导体元件的精细图案形成方法。本发明的硬掩模用化合物具有可应用于旋涂(spin‑on coating)方法的高溶剂溶解性，因而可以制备不仅间隙填充性能优秀而且固化后耐热性及蚀刻耐性优秀的硬掩模组合物。
硬掩模用化合物包含模组利用半导体元件精细图案形成方法

[发明专利]一种制作超小型磁性随机存储器阵列的方法-CN201910079795.2在审
发明人：张云森;郭一民;陈峻;肖荣福 -专利权人：上海磁宇信息科技有限公司
申请日： 2019-01-28 - 公布日： 2020-08-04 - 主分类号： H01L43/08 文献下载
摘要：本发明提供一种制作超小型磁性随机存储器阵列的方法：在基底上沉积底电极和磁性隧道结膜(MTJ)、硬掩模膜层；图形化定义MTJ图案，硬掩模刻蚀并使其侧壁倾角大于90度；刻蚀MTJ直到底电极之上并维持少量过刻蚀；沉积绝缘层并使底电极刻蚀前端和硬掩模顶部绝缘层厚度大于MTJ和硬掩模侧壁绝缘层厚度；对MTJ侧壁进行修剪；沉积底电极刻蚀用自对准掩模；刻蚀底电极；覆盖绝缘覆盖层，电介质填充并磨平。本发明在刻蚀MTJ和底电极时采用两次刻蚀，有效降低了阴影效应，另外在硬掩模刻蚀后，硬掩模侧壁倾角大于90度，使得后续底电极刻蚀前端和硬掩模顶端沉积绝缘层厚度大于MTJ和硬掩模侧壁绝缘层厚度，大大提升修剪效率
一种制作超小型磁性随机存储器阵列方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条