“高压逻辑电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2149557个，建议您升级VIP下载更多相关专利

[发明专利]在半导体芯片上实现的向量逻辑归约运算-CN201610066854.9有效
发明人： J.维德梅尔;S.萨穆德拉拉;R.戈利弗 -专利权人：英特尔公司
申请日： 2011-09-24 - 公布日： 2018-12-11 - 主分类号： G06F15/78 文献下载
摘要：该半导体处理器包括逻辑电路用于执行逻辑归约指令。该逻辑电路具有搅和电路用于搅和向量的元素以便形成搅和向量。该逻辑电路还具有向量逻辑电路用于对所述向量和所述搅和向量执行向量逻辑操作。
半导体芯片实现向量逻辑操作

[发明专利]在半导体芯片上实现的向量逻辑归约操作-CN201180045783.X有效
发明人： J.维德梅尔;S.萨穆德拉拉;R.戈利弗 -专利权人：英特尔公司
申请日： 2011-09-24 - 公布日： 2016-10-26 - 主分类号： G06F9/305 文献下载
摘要：该半导体处理器包括逻辑电路用于执行逻辑归约指令。该逻辑电路具有搅和电路用于搅和向量的元素以便形成搅和向量。该逻辑电路还具有向量逻辑电路用于对所述向量和所述搅和向量执行向量逻辑操作。
半导体芯片实现向量逻辑操作

[实用新型]一种母线联络开关自投控制电路和母线电路-CN202020055712.4有效
发明人：刘建华;刘让雄 -专利权人：广州铁路职业技术学院(广州铁路机械学校)
申请日： 2020-01-10 - 公布日： 2020-07-28 - 主分类号： H02H7/26 文献下载
摘要：本实用新型涉及一种母线联络开关自投控制电路，包括，母线联络开关，第一冗余设计采样电路，第一逻辑电路，第二冗余设计采样电路，第二逻辑电路，第三逻辑电路，母线联络开关连接于第一母线段与第二母线段之间，第三逻辑电路的输出与母线联络开关的控制端连接，第一逻辑电路和第二逻辑电路分别与第三逻辑电路连接，第一冗余设计采样电路与第一逻辑电路连接，第二冗余设计采样电路与第二逻辑电路连接。本实用新型的有益效果是：通过为采集母线段进线差动保护信号失效设计冗余设计采样电路，防止因进线差动保护动作信号失效，而导致母线联络开关无法自投合闸，从而进一步提高了母线联络开关自投动作的可靠性和母线供电的稳定性本实用新型还公开一种母线电路。
一种母线联络开关控制电路电路

[实用新型]一种功率模块防直通保护电路-CN202122512520.9有效
发明人：周宏然;靳广超;胡煜;秦健;郝翔 -专利权人：特变电工西安柔性输配电有限公司;特变电工新疆新能源股份有限公司
申请日： 2021-10-19 - 公布日： 2022-06-14 - 主分类号： H02M1/34 文献下载
摘要：一种功率模块防直通保护电路，包括第一逻辑电路、第二逻辑电路、第三逻辑电路、第一缓冲电路、第二缓冲电路；第一逻辑电路的第一输入端与第一驱动信号连接，其第二输入端与第二驱动信号连接；第二逻辑电路的第一输入端与第一驱动信号连接，其第二输入端与第一逻辑电路的输出端连接；第三逻辑电路的第一输入端与第二驱动信号连接，其第二输入端与第一逻辑电路的输出端连接；第一缓冲电路的第一输入端与使能信号连接，其第二输入端与第二逻辑电路的输出端连接；第二缓冲电路的第一输入端与使能信号连接，其电路的第二输入端与第三逻辑电路的输出端连接；本实用新型通过硬件逻辑电路实现了同一桥臂两个驱动信号的互锁，在软件闭锁保护方法的基础上，增加硬件的冗余保护，能够防止功率模块直通故障导致的电容器
一种功率模块直通保护电路

[发明专利]一种寄存器保护电路-CN202111141805.4有效
发明人：卓越;孙超;顾申;郭锐 -专利权人：合肥大唐存储科技有限公司
申请日： 2021-09-28 - 公布日： 2023-07-14 - 主分类号： G11C16/22 文献下载
摘要：本申请实施例公开了一种寄存器保护电路，包括：信号传输逻辑电路、纠错电路和复位电路；信号传输逻辑电路为多条；多条信号传输逻辑电路设置为对第一节点的第一数值进行传输；纠错电路设置为多条信号传输逻辑电路中任一条信号传输逻辑电路传输的数值发生错误时，根据未发生错误的信号传输逻辑电路的输出数值对发生错误的信号传输逻辑电路的输出数值进行纠错，使得第二节点的接收数值为第一数值；复位电路设置为在多条信号传输逻辑电路所传输的数值均发生错误时，进行逻辑计算获取复位信号通过该实施例方案，使得寄存器的保护电路具有容错机制，且开销小、结构简单。
一种寄存器保护电路

[发明专利]具有加速估算路径的N多米诺输出闩锁器-CN200510063244.5有效
发明人：雷蒙A·柏特安;詹姆士R·蓝柏格 -专利权人：威盛电子股份有限公司
申请日： 2005-04-07 - 公布日： 2005-09-14 - 主分类号： H03K19/017 文献下载
摘要：一种用来加速N多米诺(domino)闩锁器的估算输出的装置与方法，此装置包括N估算逻辑电路、闩锁逻辑电路、维持逻辑电路以及加速逻辑电路。N估算逻辑电路藉由一预先充电接点耦接于第一P通道装置，根据至少一个输入数据信号估算一逻辑函数。闩锁逻辑电路耦接于并且回应于一时钟信号以及预先充电接点。闩锁逻辑电路在时钟信号的第一边缘与第二边缘之间的估算时段内，根据预先充电接点的状态控制一闩锁接点的状态。闩锁逻辑电路在估算时段之外使闩锁接点呈现三态状况。维持逻辑电路耦接于闩锁接点，在三态状况呈现之时维持闩锁接点状态，并在一互补式闩锁接点提供闩锁接点的互补状态。加速逻辑电路耦接于并且回应于预先充电接点与互补式闩锁接点，并且控制一输出接点的状态。
具有加速估算路径多米诺输出闩锁器

[发明专利]一种查找表工艺映射方法-CN201610805256.9有效
发明人：耿嘉;樊平 -专利权人：京微齐力（北京）科技有限公司
申请日： 2016-09-06 - 公布日： 2019-03-05 - 主分类号： H03K19/177 文献下载
摘要：本发明公开了一种查找表工艺映射方法，所述方法包括：当确定逻辑电路存在组合逻辑环时，断开逻辑电路中构成组合逻辑环的第一逻辑门和第二逻辑门之间的一端电路连接；在第一逻辑门被断开连接的第一输入端插入外部输入，在第二逻辑门被断开连接的第二输出端插入外部输出；对断开组合逻辑环后的逻辑电路进行查找表映射；恢复逻辑电路中的组合逻辑环，并删除外部输入和外部输出。在确定逻辑电路中存在组合逻辑环时，首先要断开构成组合逻辑环中第一逻辑门和第二逻辑门之间的一端电路连接，并在断开连接处，分别插入外部输入和外部输出。然后对断开组合逻辑环后的逻辑电路进行查找映射。通过该方法，实现了对包含组合逻辑环的逻辑电路进行查找表映射。
一种查找工艺映射方法

[发明专利]具加速估算路径的P－多米诺输出闩锁及其估算方法-CN200510063005.X有效
发明人：雷蒙A·柏特莱姆;詹姆士R·伦德伯格 -专利权人：威盛电子股份有限公司
申请日： 2005-04-01 - 公布日： 2005-11-09 - 主分类号： H03K19/017 文献下载
摘要：该装置包含估算P－逻辑电路、闩锁逻辑电路、保持逻辑电路及加速逻辑电路，其中估算P－逻辑电路在一预充电节点处耦接至一第一N通道元件，用以依据至少一输入资料讯号电路估算一逻辑电路功能，而输入资料讯号电路提供一输入资料讯号；闩锁逻辑电路耦接并回应于一时脉讯号电路及预充电节点，而时脉讯号电路提供一时脉讯号，且闩锁逻辑电路在一估算期间依据预充电节点的状态控制一闩锁节点的状态，其中估算期间介于时脉讯号的一第一缘及一第二缘之间，而闩锁逻辑电路提供一三态状态至闩锁节点；保持逻辑电路耦接至闩锁节点，并在三态状态存在时维持闩锁节点的状态，且在一互补节点处提供闩锁节点一互补状态；加速逻辑电路耦接并回应于预充电节点及互补闩锁节点，并用以控制一输出节点的状态
加速估算路径多米诺输出及其方法

[发明专利]逻辑电路系统封装-CN201980079576.2在审
发明人： S·A·林恩;J·M·加德纳 -专利权人：惠普发展公司，有限责任合伙企业
申请日： 2019-10-25 - 公布日： 2021-07-23 - 主分类号： G06F21/44 文献下载
摘要：一种用于可更换打印设备部件的逻辑电路系统封装，所述逻辑电路系统封装包括用于与打印设备逻辑电路通信的接口以及至少一个逻辑电路。所述至少一个逻辑电路被配置为经由接口接收请求和参考时钟信号。所述至少一个逻辑电路被配置为响应于请求和参考时钟信号经由所述接口传输指示计数的数字值。所述数字值基于所述参考时钟信号而变化。
逻辑电路系统封装

[发明专利]全加器和行波进位加法器-CN202010596855.0在审
发明人：范志军;孔维新;于东;杨作兴 -专利权人：深圳比特微电子科技有限公司
申请日： 2020-06-28 - 公布日： 2020-09-04 - 主分类号： G06F7/501 文献下载
摘要：全加器包括：与非逻辑电路，被配置为接收第一输入和第二输入，并产生第一中间结果；或与非逻辑电路，被配置为接收第一输入、第二输入和与非逻辑电路的第一中间结果，并产生第二中间结果；第一或非逻辑电路，被配置为接收或与非逻辑电路的第二中间结果和第三输入，并产生第三中间结果；与或非逻辑电路，被配置为接收或与非逻辑电路的第二中间结果、第三输入和第一或非逻辑电路的第三中间结果，并产生第一输出；以及进位产生电路，被配置为接收与非逻辑电路的第一中间结果和第一或非逻辑电路的第三中间结果
全加器行波进位加法器

[实用新型]全加器和行波进位加法器-CN202021222493.0有效
发明人：范志军;孔维新;于东;杨作兴 -专利权人：深圳比特微电子科技有限公司
申请日： 2020-06-28 - 公布日： 2020-12-04 - 主分类号： G06F7/501 文献下载
摘要：全加器包括：与非逻辑电路，被配置为接收第一输入和第二输入，并产生第一中间结果；或与非逻辑电路，被配置为接收第一输入、第二输入和与非逻辑电路的第一中间结果，并产生第二中间结果；第一或非逻辑电路，被配置为接收或与非逻辑电路的第二中间结果和第三输入，并产生第三中间结果；与或非逻辑电路，被配置为接收或与非逻辑电路的第二中间结果、第三输入和第一或非逻辑电路的第三中间结果，并产生第一输出；以及进位产生电路，被配置为接收与非逻辑电路的第一中间结果和第一或非逻辑电路的第三中间结果
全加器行波进位加法器

[发明专利]电动舵机用单芯片数字控制器及单双极调制输出控制方法-CN201010524193.2有效
发明人：谢斌;余向阳;王丽丽;徐叔喜 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2010-10-29 - 公布日： 2011-05-11 - 主分类号： G05B19/042 文献下载
摘要：本发明涉及一种电动舵机用单芯片数字控制器，它包括控制量输入逻辑电路、状态检测逻辑电路、将控制量M转换为正向驱动脉冲宽度P或/和反向驱动脉冲宽度N输出的算术运算逻辑电路、用于接收控制寄存器的控制信息以及状态检测逻辑电路的输出信号并根据算术逻辑运算电路输出的脉冲宽度值P和N以输出相应的PWM波形信号的脉宽调制逻辑电路，所述的控制量输入逻辑电路、状态检测逻辑电路、算术运算逻辑电路以及脉宽调制逻辑电路集成在同一芯片上。
电动舵机芯片数字控制器单双极调制输出控制方法

[发明专利]作为逻辑电路之间的连接元件的相关电子电阻存储器元件-CN201780021333.4有效
发明人：维卡斯·钱德拉;罗伯特·坎贝尔·艾特肯 -专利权人： ARM有限公司
申请日： 2017-02-24 - 公布日： 2023-03-31 - 主分类号： G11C13/00 文献下载
摘要：根据本公开的一个实施例，提供了一种电路。该电路包括第一逻辑电路、第二逻辑电路和相关电子开关(下文称为CES)元件。CES元件被配置为启用或禁用第一逻辑电路和第二逻辑电路之间的连接。
作为逻辑电路之间连接元件相关电子电阻存储器

[发明专利]相位调整电路-CN200610132242.1有效
发明人：道正志郎;崎山史朗;德永祐介;渡边诚司;越田浩旨 -专利权人：松下电器产业株式会社
申请日： 2006-10-12 - 公布日： 2007-06-06 - 主分类号： G11B20/10 文献下载
摘要：本发明提供一种相位调整电路，所述相位调整电路具有第1至第n二相位调整电路。各二相位调整电路包括：计算所输入的2个信号的逻辑和的第1逻辑电路；计算逻辑积的第2逻辑电路；第1延迟电路，具有与第2逻辑电路相等的信号延迟量，使第1逻辑电路的输出信号延迟；以及第2延迟电路，具有与第1逻辑电路相等的信号延迟量，使第2逻辑电路的输出信号延迟。这里，2个二相位调整电路的输出信号成为次级的二相位调整电路的输入信号。
相位调整电路

[发明专利]相位调整电路-CN201010521425.9无效
发明人：道正志郎;崎山史朗;德永祐介;渡边诚司;越田浩旨 -专利权人：松下电器产业株式会社
申请日： 2006-10-12 - 公布日： 2011-04-27 - 主分类号： H03K5/13 文献下载
摘要：本发明提供一种相位调整电路，所述相位调整电路具有第1至第n二相位调整电路。各二相位调整电路包括：计算所输入的2个信号的逻辑和的第1逻辑电路；计算逻辑积的第2逻辑电路；第1延迟电路，具有与第2逻辑电路相等的信号延迟量，使第1逻辑电路的输出信号延迟；以及第2延迟电路，具有与第1逻辑电路相等的信号延迟量，使第2逻辑电路的输出信号延迟。这里，2个二相位调整电路的输出信号成为次级的二相位调整电路的输入信号。
相位调整电路