“金漏电极”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果729313个，建议您升级VIP下载更多相关专利

[发明专利]薄膜晶体管、有源矩阵基板和摄像装置-CN200910167039.1有效
发明人：今井真二 -专利权人：富士胶片株式会社
申请日： 2009-08-17 - 公布日： 2010-02-24 - 主分类号： H01L29/786 文献下载
摘要：本发明公开一种薄膜晶体管，其包括：源电极和漏电极；接触所述源电极和漏电极并含有氧化物半导体的有源层；控制在所述源电极和漏电极之间经由所述有源层流动的电流的栅电极；将所述栅电极与所述源电极和漏电极和所述有源层分隔开的第一绝缘膜；偏压电极，其设置在所述有源层对着所述栅电极的相反侧并具有独立于所述栅电极而固定的电位；和将所述偏压电极与所述源电极和漏电极和所述有源层分隔开的第二绝缘膜。
薄膜晶体管有源矩阵摄像装置

[发明专利]一种低压高效率氮化镓功率器件及其制作方法-CN202111407815.8在审
发明人：马晓华;祝杰杰;刘思雨;郭静姝;宓珉瀚 -专利权人：西安电子科技大学
申请日： 2021-11-24 - 公布日： 2022-04-15 - 主分类号： H01L21/335 文献下载
摘要：本发明公开了一种低压高效率氮化镓功率器件及其制作方法，方法包括：获取外延基片；对外延基片进行电隔离；在帽层上光刻出源、漏电极区域，利用二次外延技术和图形化刻蚀技术在源、漏电极区域生长欧姆金属形成源电极、漏电极；在源电极、漏电极和帽层上生长钝化层；在钝化层上光刻出凹槽区域，刻蚀凹槽区域内的钝化层直至预设位置形成凹槽；在凹槽内生长栅介质层；在钝化层上和凹槽上方光刻出栅电极区域，在栅电极区域内的钝化层上和凹槽内的栅介质层上生长栅金属形成T型栅电极；刻蚀源电极、漏电极上的钝化层直至源电极、漏电极，分别在源电极、漏电极和T型栅电极上生长互联电极。
一种低压高效率氮化功率器件及其制作方法

[发明专利]阵列基板、阵列基板的制备方法、显示装置-CN201410052964.0在审
发明人：姜晓辉;郭建;张家祥;田宗民 -专利权人：北京京东方光电科技有限公司;京东方科技集团股份有限公司
申请日： 2014-02-17 - 公布日： 2014-05-21 - 主分类号： H01L27/12 文献下载
摘要：本发明公开了一种阵列基板、阵列基板的制备方法、显示装置，阵列基板包括设置在基底上的栅电极、栅极绝缘层、有源层、源电极和漏电极以及像素电极，有源层具有导电区域、被源电极和漏电极覆盖的覆盖区域和包围于所述覆盖区域外侧的暴露区域，像素电极搭接在漏电极、有源层的暴露区域以及栅极绝缘层的上表面上。可知，由于有源层的暴露区域的存在，沉积像素电极层薄膜时，在漏电极的坡度角较大的区域，像素电极层薄膜可以落在有源层的暴露区域上，避免了由于重力下滑导致的在漏电极的坡度角较大的区域出现像素电极断裂的情况，有效促进了像素电极和漏电极的搭接
阵列制备方法显示装置

[发明专利]一种薄膜晶体管及其制备方法、阵列基板和显示装置-CN201711062767.7在审
发明人：王国英;宋振 -专利权人：京东方科技集团股份有限公司
申请日： 2017-11-02 - 公布日： 2018-04-13 - 主分类号： H01L29/786 文献下载
摘要：本申请提供了一种薄膜晶体管及其制备方法、阵列基板和显示装置，该薄膜晶体管包括基板以及设置在基板上的有源层和第一源漏电极，第一源漏电极与有源层连接；通过设置与有源层直接接触的第一源漏电极，其中所述栅极与所述第一源漏电极的厚度和材料相同；相对现有技术，无需在第一源漏电极和有源层之间再设置LDD区域，因此，源漏电极与有源层之间的总电阻也就不再包括LDD区域本身的电阻，从而有效地减小了源漏电极与有源层之间的电阻；同时由于第一源漏电极对侧面光线的有效遮挡，可以进一步提高TFT的光照稳定性；而且由于栅极与第一源漏电极的材料与厚度相同，使得栅极与第一源漏电极可以同步形成，从而简化制备工艺，提升良率的同时减低成本。
一种薄膜晶体管及其制备方法阵列显示装置

[发明专利]漏电保护插头-CN201410335735.X有效
发明人：刘永强 -专利权人：东莞市永晟电线科技股份有限公司
申请日： 2014-07-15 - 公布日： 2017-05-24 - 主分类号： H01R13/66 文献下载
摘要：本发明公开了一种具有漏电保护功能的插头，包括相扣合连接的底壳和上壳，用于连接电源的正负极五金插片从所述底壳中伸出，五金插片的内侧端弯折后各形成一个触点头，两个与所述五金插片对应设置的导电弹片；在所述上壳中设有PCB电路板，电路板上设有IC芯片；与IC芯片连接的压敏电阻、电容、电阻、漏电传感器、吸电器，上壳中还设有位于所述五金插片和弹片之间，且由所述IC芯片控制的断电机构；本发明通过感应漏电电流，可将处于连通状态的弹片与五金插片完全断开，从而保护人身触电和因漏电电器引发的一些灾害。
漏电保护插头

[实用新型]漏电保护插头-CN201420389907.7有效
发明人：刘永强 -专利权人：东莞市永晟电线有限公司
申请日： 2014-07-15 - 公布日： 2015-01-14 - 主分类号： H01R13/66 文献下载
摘要：本实用新型公开了一种漏电保护插头，包括相扣合连接的底壳和上壳，用于连接电源的正负极五金插片从所述底壳中伸出，五金插片的内侧端弯折后各形成一个触点头，两个与所述五金插片对应设置的导电弹片；在所述上壳中设有PCB电路板，电路板上设有IC芯片；与IC芯片连接的压敏电阻、电容、电阻、漏电传感器、吸电器，上壳中还设有位于所述五金插片和弹片之间，且由所述IC芯片控制的断电机构；本实用新型通过感应漏电电流，可将处于连通状态的弹片与五金插片完全断开，从而保护人身触电和因漏电电器引发的一些灾害。
漏电保护插头

[发明专利]GaN HEMT半导体器件及其制备方法-CN202010672036.X在审
发明人：马飞;冯光建;程明芳 -专利权人：浙江集迈科微电子有限公司
申请日： 2020-07-14 - 公布日： 2020-08-21 - 主分类号： H01L29/778 文献下载
摘要：本发明提供一种GaN HEMT半导体器件及其制备方法，该方法包括：提供GaN HEMT半导体器件薄膜结构；于GaN HEMT半导体器件薄膜结构上形成源电极及漏电极并沉积SiN钝化层；于SiN钝化层内形成自下向上逐渐增大的金属栅电极；至少去除部分SiN钝化层；于上步骤形成的结构表面沉积电极补充层。采用gate‑last工艺并通过形成自下向上逐渐增大的金属栅电极，二次沉积形成源电极和漏电极的电极补充层或源电极和栅场板的电极补充层，从而缩短源电极‑金属栅电极、漏电极‑金属栅电极的距离，降低了源电极、漏电极的接入电阻，提高器件耐压性能，同时由于金属栅电极于源、漏电极之后制备，避免了源漏电极制备工艺对金属栅电极造成损伤，提高了器件性能。
gan hemt 半导体器件及其制备方法

[发明专利]薄膜晶体管、阵列基板以及显示装置-CN201710995939.X在审
发明人：武新国;王凤国;史大为;刘弘;王子峰;李峰;马波;郭志轩;李元博;段岑鸿;赵晶 -专利权人：京东方科技集团股份有限公司;鄂尔多斯市源盛光电有限责任公司
申请日： 2017-10-23 - 公布日： 2018-03-27 - 主分类号： H01L29/417 文献下载
摘要：根据本发明的实施例，该薄膜晶体管包括衬底；第一源漏电极，所述第一源漏电极设置在所述衬底上；有源层，所述有源层设置在所述第一源漏电极远离所述衬底的一侧；第二源漏电极，所述第二源漏电极设置在所述有源层远离所述第一源漏电极的一侧，其中，所述第一源漏电极与所述第二源漏电极分别独立地与所述有源层相连。
薄膜晶体管阵列以及显示装置

[发明专利]阵列基板及其制作方法、显示装置-CN201410504930.0在审
发明人：胡伟;朱亚文;莫再隆;代科;楼钰 -专利权人：京东方科技集团股份有限公司;成都京东方光电科技有限公司
申请日： 2014-09-26 - 公布日： 2015-01-07 - 主分类号： H01L27/12 文献下载
摘要：本发明提供了一种阵列基板及其制作方法、显示装置，该方法包括：源漏电极线图形和像素电极图形，形成在源漏电极线图形和像素电极图形之上的第一绝缘层，形成在第一绝缘层之上的公共电极图形；其中，第一绝缘层在位于所述源漏电极线图形与所述像素电极图形之间的部分形成有沿源漏电极线方向的条状开口，公共电极图形包括位于漏电极线图形和像素电极图形上方的主体部分，以及覆盖在所述条状开口的至少一个长侧壁上的延伸部分，所述延伸部分与所述主体部分连接形成一体结构。本发明提供的阵列基板中，公共电极的一部分填充到源漏电极线图形与像素电极图形之间形成屏蔽层，大大减小了源漏电极线与像素电极形成的耦合电容。
阵列及其制作方法显示装置

[发明专利]一种阵列基板及其制造方法、显示面板-CN201210333280.9有效
发明人：周伯柱;白明基;操彬彬;赵娜;王文龙;王一军 -专利权人：京东方科技集团股份有限公司;合肥京东方光电科技有限公司
申请日： 2012-09-10 - 公布日： 2012-12-19 - 主分类号： H01L29/786 文献下载
摘要：所述阵列基板包括形成在栅绝缘层上的源电极、漏电极和像素电极，所述源电极和漏电极包括至少两层导电层，所述像素电极与所述漏电极直接连接。所述阵列基板的制作方法包括在栅绝缘层上依次沉积至少两层导电层，对所述至少两层导电层进行构图，形成源电极、漏电极和像素电极。本发明的技术方案由于不需要在像素区域形成过孔，从而提高了阵列基板的开口率，进一步地，通过采用透明电极层和金属层形成的叠合层作源电极和漏电极，可以很容易形成源漏电极和栅电极位于有源层同侧的结构，使源漏电极直接与电流通道相连
一种阵列及其制造方法显示面板

[发明专利]有机薄膜晶体管-CN201280015998.1有效
发明人：受田高明;宫本明人 -专利权人：松下电器产业株式会社
申请日： 2012-09-05 - 公布日： 2013-12-25 - 主分类号： H01L29/786 文献下载
摘要：本发明提供一种有机薄膜晶体管及其制造方法，包括：在基板（1）上形成栅电极（2）的工序；在栅电极上形成栅极绝缘膜（3）的工序；在栅极绝缘膜上形成源电极（4S）和漏电极（4D）的工序；在源电极和漏电极上形成牺牲层（5）的工序；在牺牲层上形成隔壁层（6R）的工序；通过对隔壁层进行图案形成，使牺牲层的一部分露出而形成开口的工序；通过除去露出的牺牲层，使源电极和漏电极露出的工序；和遍及源电极和漏电极的上表面以及栅极绝缘膜的上表面而形成有机半导体层（7）的工序，从开口露出的源电极和漏电极的表面积为开口面积的50%以上，源电极与漏电极的间隔小于至少一部分位于源电极和漏电极上的有机半导体层的结晶的平均粒径。
有机薄膜晶体管

[发明专利]一种双层浮栅柔性有机存储器件及其制备方法-CN201610031126.4有效
发明人：唐莹;马力超;彭应全;韦一 -专利权人：中国计量学院
申请日： 2016-01-14 - 公布日： 2018-06-19 - 主分类号： H01L51/05 文献下载
摘要：本发明涉及一种双层浮栅柔性有机存储器件及其制备方法，本发明主要由衬底、介质层、控制栅、阻挡层、第一浮栅层、隔离层、第二浮栅层、隧穿层、有机半导体层、源电极和漏电极构成，其中源电极和漏电极位于隧穿层之上。采用双层的金纳米晶作为浮栅层，有利于提高存储器件的存储窗口，增大工作电压范围；利用飞秒激光还原技术，减少中间反复沉积电极的环节，简化了生产流程，降低了生产中的污染掺杂，有利于提高产品良率；本发明所用的阻挡层
浮栅层有机存储器件飞秒激光工作电压还原技术隔离层漏电极隧穿层源电极阻挡层浮栅制备有机半导体层高介电常数生产成本低氧化石墨烯真空热蒸发存储器产品良率沉积电极存储窗口存储器件金纳米晶柔性电路生产流程泄露电流制备过程介质层可弯曲控制栅遂穿层衬底旋涂掺杂成熟污染应用环节生产

[发明专利]薄膜晶体管和使用该薄膜晶体管的显示装置-CN201410438512.6在审
发明人：赵承奂;姜秀馨;姜闰浩;申永基;车明根 -专利权人：三星显示有限公司
申请日： 2014-08-29 - 公布日： 2015-06-17 - 主分类号： H01L29/786 文献下载
摘要：公开了一种能够降低薄膜晶体管的源电极与漏电极之间的电压的薄膜晶体管和使用该薄膜晶体管的显示装置。一个具有创造性的方面包括栅电极、半导体图案、源电极和漏电极。源电极和漏电极形成在半导体图案上并且彼此间隔开。源电极和漏电极中的至少一个不与栅电极重叠。
薄膜晶体管使用显示装置

[发明专利]薄膜晶体管的制备方法及具有导电孤岛的薄膜晶体管-CN201710019770.4有效
发明人：李喜峰;杨祥;岳致富;姜姝;许云龙;陈龙龙;张建华 -专利权人：上海大学
申请日： 2017-01-12 - 公布日： 2019-04-12 - 主分类号： H01L21/34 文献下载
摘要：本发明公开一种薄膜晶体管的制备方法，制备方法包括：设置基板，在基板上制备栅极薄膜；对栅极薄膜依次进行涂胶、烘烤、光刻、显影、刻蚀和去胶，形成栅电极；在栅电极上制备绝缘层，并在绝缘层上制备源漏电极层；对源漏电极层依次进行涂胶、烘烤、光刻、显影、刻蚀和去胶，同时形成漏电极、源电极和导电孤岛，其中导电孤岛位于漏电极及源电极之间；在漏电极、源电极及导电孤岛之间的间隙内制备半导体层。本发明提供的薄膜晶体管的制备方法，在刻蚀源漏电极的同时，能在源漏电极沟道间制备得到纳米级的导电孤岛，简化了制备薄膜晶体管的工艺步骤，降低了薄膜晶体管的制备成本，而且大幅度提升了薄膜晶体管的稳定性和开态电流
薄膜晶体管制备方法具有导电孤岛

[发明专利]薄膜晶体管及其制造方法、阵列基板-CN201810862119.8有效
发明人：刘军;周斌;苏同上;宋威;李伟;罗标;郝朝威 -专利权人：京东方科技集团股份有限公司;合肥鑫晟光电科技有限公司
申请日： 2018-08-01 - 公布日： 2020-07-28 - 主分类号： H01L29/786 文献下载
摘要：该薄膜晶体管包括衬底以及位于所述衬底上的有源层、源电极、漏电极、栅电极和遮光部，源电极和漏电极分别与所述有源层电连接，栅电极和遮光部位于所述有源层的远离所述衬底的一侧，在所述源电极至所述漏电极的方向上，所述栅电极位于所述源电极和所述漏电极之间，所述遮光部位于所述栅电极和所述源电极之间和/或所述漏电极之间。
薄膜晶体管及其制造方法阵列