“逻辑编码”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果398742个，建议您升级VIP下载更多相关专利

[发明专利]一种基本编解码单元以及编解码器-CN201810826940.4有效
发明人：苑贵全 -专利权人：北京隆普智能科技有限公司
申请日： 2018-07-25 - 公布日： 2021-06-01 - 主分类号： H03M13/11 文献下载
摘要：本申请公开了一种基本编解码单元以及编解码器，基本编解码单元包括两个相同的逻辑电路，两个逻辑电路分别用于编码和解码；逻辑电路包括相同数量的输入引脚和输出引脚以及若干异或门。本申请提供的编码电路中的基本编解码单元能够使得编码和解码都能使用同一个电路，降低了电路设计的复杂性和制造成本。在数字通信时，若发生位翻转时能够不改变数据的奇偶性，从而接收方可直接对编码后的数据进行奇偶校验，并在校验失败时直接丢弃数据，从而可避免对已发生位翻转的无效数据进行解码而浪费计算资源。
一种基本解码单元以及编解码器

[发明专利]一种基本编解码单元以及编解码器-CN201810827010.0有效
发明人：苑贵全 -专利权人：北京翼鸥教育科技有限公司
申请日： 2018-07-25 - 公布日： 2020-07-24 - 主分类号： H03M13/11 文献下载
摘要：本申请公开了一种基本编解码单元以及编解码器，基本编解码单元包括两个相同的逻辑电路，两个逻辑电路分别用于编码和解码；逻辑电路包括相同数量的输入引脚和输出引脚以及若干异或门。本申请提供的编码电路中的基本编解码单元能够使得编码和解码都能使用同一个电路，降低了电路设计的复杂性和制造成本。在数字通信时，若发生位翻转时能够不改变数据的奇偶性，从而接收方可直接对编码后的数据进行奇偶校验，并在校验失败时直接丢弃数据，从而可避免对已发生位翻转的无效数据进行解码而浪费计算资源。
一种基本解码单元以及编解码器

[发明专利]电子钥匙登录系统及登录方法-CN201310164781.3有效
发明人：河村大辅;岩下明晓;林政树;长江敏广;加藤久视;江川哲也 -专利权人：株式会社东海理化电机制作所
申请日： 2013-05-07 - 公布日： 2018-09-25 - 主分类号： G07C9/00 文献下载
摘要：本发明提供一种电子钥匙登录系统，具备：搭载在通信对象上的控制装置；初期电子钥匙，具有初期密匙生成编码，并与通信对象进行加密通信；追加电子钥匙，其与初期电子钥匙不同；以及具有追加密匙的信息中心，初期电子钥匙构成为，保持通过用初期密匙生成编码和初期密匙生成逻辑的演算而生成的初期密匙，控制装置保持通信对象固有的识别信息和初期密匙生成逻辑，控制装置程序化为，从初期电子钥匙取得初期密匙生成编码，并用取得的初期密匙生成编码和控制装置所保持的密匙生成逻辑进行演算而生成初期密匙
电子钥匙登录系统方法

[发明专利]逻辑单元复用系统-CN201110222513.3无效
发明人：莫海锋;朱从义;贾宗铭;张耀辉 -专利权人：记忆科技（深圳）有限公司
申请日： 2011-08-04 - 公布日： 2012-02-15 - 主分类号： G11C29/42 文献下载
摘要：本发明公开了一种逻辑单元复用系统，应用于固态硬盘纠错技术，所述逻辑单元复用系统包括编码电路和译码电路，其特征在于，所述编码电路包括线性反馈移位寄存器，用于对编码/译码的信息多项式求余；所述译码电路包括：伴随式计算模块，用于计算获取伴随式，所述伴随式模块包括伴随式计算模块和所述线性反馈移位寄存器，所述编码电路和译码电路分时复用所述线性反馈移位寄存器；关键方程确定模块，用于根据所述伴随式确定关键方程；以及钱搜索模块借此，本发明可以分时复用逻辑单元，能够有效的降低ECC芯片面积，降低芯片功耗，节约成本。
逻辑单元系统

[发明专利]BCD码转李氏制约竞争计数编码的码制转换电路-CN201210084531.4无效
发明人：王刚;程志勇 -专利权人：东南大学
申请日： 2012-03-28 - 公布日： 2012-07-18 - 主分类号： H03M7/00 文献下载
摘要：本发明公开了一种BCD码转李氏制约竞争计数编码的码制转换电路，包括输入寄存器，译码逻辑电路和输出寄存器，其中：输入寄存器的输入端用于输入待转换的BCD码，并经同步时钟信号同步后输入译码逻辑电路；译码逻辑电路将前述经同步的BCD码进行译码后送入输出寄存器；输出寄存器还连接有同步时钟信号，并在其控制下输出4位李氏编码；所述输出寄存器还连接有能够使电路复位的复位信号。本发明所设计的BCD码转李氏制约竞争计数编码的码制转换电路能够实现复位控制，并且把输入的BCD码快速、准确地转换为李氏编码。
bcd 码转李氏制约竞争计数编码转换电路

[实用新型]运转周期限制的编码解码系统-CN02249782.X无效
发明人： -专利权人：
申请日： 2002-11-21 - 公布日： 2003-12-03 - 主分类号： H03M7/46 文献下载
摘要：一种运转周期限制的编码解码系统，包括：一离散器电路，结合一串行数据流，具有若干并行输出端和一个时钟端，其中所述的离散器将该数据流分段成m位数据字；一编码逻辑电路，连接着所述的离散器的并行输出端，且具有若干并行输出端，其中所述的编码逻辑电路将m位数据字转换成n位码字；一n位离散器电路，连接着所述的编码逻辑电路的所述并行输出端，具有一个时钟端和一个串行输出端，其中所述的离散器电路将所述n位码字转换成一串行数据流，所述串行数据流被提供到所述的串行输出端
运转周期限制编码解码系统

[发明专利]编码方法、设备及可读存储介质-CN201810450407.2有效
发明人：张玮;黄卫东;秦达;王拂依;徐枫程 -专利权人：深圳市华星光电技术有限公司
申请日： 2018-05-11 - 公布日： 2020-01-03 - 主分类号： H04L1/00 文献下载
摘要：本发明公开了一种编码方法，该方法包括：获取第一比特流，其中第一比特流为8位比特流；对第一比特流进行质量判断；其中若第一比特流同时满足以下条件，则判定第一比特流满足质量标准：第一比特流中的第4位至第7位中的至少两位的逻辑值不同；第一比特流中的第1位至第6位中的至少两位的逻辑值不同；第一比特流中的第0位至第5位中的至少两位的逻辑值不同；第一比特流中的第6位和第7位的逻辑值不同，第0位至第4位的逻辑值不同，或者第6位和第7位的逻辑值相同，第0位至第4位的逻辑值相同，且与第6位和第7位的逻辑值相同。本发明还公开了一种编码装置和可读存储介质。通过上述方式，本发明能够保障第三比特流的编码质量。
比特流可读存储介质编码装置质量标准质量判断判定

[发明专利]基于模型的电力业务信息资源编码方法-CN201510994438.0在审
发明人：李普阳;单锦来;郑向京;陈炜;史添;张生庭 -专利权人：江苏东大金智信息系统有限公司
申请日： 2015-12-25 - 公布日： 2016-03-30 - 主分类号： G06Q10/06 文献下载
摘要：本发明提供了基于模型的电力业务信息资源编码方法，构建涵盖电力信息化资源特征的信息资源模型，将模型中对象的各个主键属性实例化操作，并设计一套成熟、统一的编码规则，在模型中描述资源的物理特征、逻辑特征。该编码可被资源管理系统识别，即识别出资源相关的业务逻辑关系，物理位置特征，历史变更等信息。本发明的编码方法能实现电力企业对涵盖的各类资源作全面监管，利用统一的编码方法搭建信息化运维管理系统，使得业务系统的升级换代，管理流程的频繁交互，都能够基于该编码表征为数据信息，同时这些数据信息的变更都能够与编码同步更新，使编码长期有效。
基于模型电力业务信息资源编码方法

[发明专利]空间通信应用的低密度奇偶校验码编码器装置-CN201911136991.5有效
发明人：陈为刚;王瑞雪;韩昌彩;杨晋生 -专利权人：天津大学
申请日： 2019-11-19 - 公布日： 2021-12-07 - 主分类号： H03M13/11 文献下载
摘要：本发明属于数字通信差错控制编码领域，具体涉及一种空间通信应用的低密度奇偶校验码编码器装置。本发明针对深空应用LDPC码的传统编码方法中的矩阵乘法运算所用到的逻辑资源较多的问题，提出了使用校验矩阵H进行变换后得到的更小的稠密矩阵进行编码的电路实现方案。本发明的编码器装置包括控制电路、输入信息比特交织后多副本存储单元、编码运算单元和输出缓存单元，其实现复杂度与码长呈线性关系，与传统的LDPC码的编码方法即使用信息位与生成矩阵相乘的编码方法相比，本发明的方法使用更少的逻辑资源
空间通信应用密度奇偶校验码编码器装置

[实用新型]实时反馈姿态数据与实时控制的云台电路-CN202121535012.6有效
发明人：郭志豪;金江;林新雨 -专利权人：上海智能网联汽车技术中心有限公司
申请日： 2021-07-07 - 公布日： 2021-12-07 - 主分类号： G05B19/042 文献下载
摘要：本实用新型提供了一种实时反馈姿态数据与实时控制的云台电路，包括：微处理器、电源、MEMS传感器、以太网模块、第一磁编码器、第二磁编码器、第一双H桥、第二双H桥以及逻辑控制器；电源与微处理器连接，微处理器与MEMS传感器连接，微处理器与以太网芯片连接，微处理器分别与第一磁编码器和第二磁编码器连接，微处理器与逻辑控制器连接，逻辑控制器分别与第一双H桥芯片和第二双H桥芯片连接，第一双H桥与第一磁编码器连接，第二双H桥与第二磁编码器连接。本发明通过MEMS传感器获取云台实时的姿态数据，通过第一磁编码器和第二磁编码器精确读取云台转动角度值，云台每次上电也无需自校准获取初始位置即可知道上电实时角度值。
实时反馈姿态数据控制电路

[发明专利]在阿尔法通道中的基于自动编码器的分割掩模生成-CN202180023350.8在审
发明人： G·平托;N·洛佩兹;A·迈尔 -专利权人：阿诺特尔布莱恩公司
申请日： 2021-03-26 - 公布日： 2023-02-03 - 主分类号： G06V30/18 文献下载
摘要：为此，该设备包括处理逻辑单元，该处理逻辑单元被配置为使用先前训练的自动编码器对图像进行编码，并对图像进行解码，从而生成附加阿尔法通道，所述附加阿尔法通道定义了分割掩模。
阿尔法通道中的基于自动编码器分割生成

[发明专利]编码方法、设备及可读存储介质-CN201810451087.2有效
发明人：王拂依;温亦谦;陈小龙;黄生;徐枫程 -专利权人： TCL华星光电技术有限公司
申请日： 2018-05-11 - 公布日： 2021-11-09 - 主分类号： H04L1/00 文献下载
摘要：本发明公开了一种编码方法，该方法包括：获取第一比特流，其中第一比特流为8位比特流；对第一比特流进行质量判断；其中，若第一比特流满足以下条件中的至少一个，则判定第一比特流不满足质量标准：第一比特流中的第4位至第7位的逻辑值相同；第一比特流中的第1位至第6位的逻辑值相同；第一比特流中的第0位至第5位的逻辑值相同；第一比特流中的第6位和第7位的逻辑值相同，第0位至第4位的逻辑值相同，且与第6位和第7位的逻辑值相反本发明还公开了一种编码装置和可读存储介质。通过上述方式，本发明能够保障第三比特流的编码质量。
编码方法设备可读存储介质

[实用新型]一种新型可编程编码器逻辑器件-CN202022681240.6有效
发明人：李玉宝 -专利权人：无锡麦德瑞光电科技有限公司
申请日： 2020-11-18 - 公布日： 2021-05-14 - 主分类号： G05B19/05 文献下载
摘要：本实用新型涉及可编程编码器技术领域，且公开了一种新型可编程编码器逻辑器件，包括电路板和设置在电路板上的多个逻辑器件本体，逻辑器件本体上安装有多个引线，且引线的另一端与电路板固定焊接，逻辑器件本体的两端对称固定连接有本实用新型有效提高了可编程编码器逻辑器件的安装稳定性，从而避免逻辑器件与电路板之间发生脱落而影响正常使用。
一种新型可编程编码器逻辑器件

[发明专利]高精度高速主轴角位显示及控制装置-CN200610173397.X无效
发明人：邱平 -专利权人：扬州大祺自动化技术有限公司
申请日： 2006-12-29 - 公布日： 2007-08-08 - 主分类号： G05D3/20 文献下载
摘要：本发明涉及一种高精度高速主轴角位显示及控制装置，属于电子控制技术领域，本发明通过设置现场可编码逻辑芯片(FPGA)，并以其为核心处理并发的运算及控制，复杂的运算及控制与CPU处理机无关，CPU处理机仅仅实现外围控制和通讯功能，这样整个控制系统的延时仅受现场可编码逻辑芯片(FPGA)限制，通过对现场可编码逻辑芯片(FPGA)程序的优化及相关处理措施，系统的延时可控制在纳秒级，比传统的实现方案提高整整一个级别，由此可实现整个系统的高速度和高精度
高精度高速主轴显示控制装置

[实用新型]一种无需充电的小型移动POS机-CN201520615342.4有效
发明人：刘雪斌 -专利权人：爱莱客电子商务（天津）有限公司
申请日： 2015-08-14 - 公布日： 2015-12-02 - 主分类号： G07G1/12 文献下载
摘要：本实用新型公开了一种无需充电的小型移动POS机，包括上端盖、卡片读取单元、卡片解码单元、音频解码编码单元、变压调节单元、耳机插头、逻辑控制单元、机架和插卡槽，插卡槽处于机架上且其开口处于机架的上表面，变压调节单元安装在机架底部，耳机插头安装在机架的下表面，逻辑控制单元安装在机架内且其处于变压调节单元的上方，音频解码编码单元安装在机架右侧壁上，卡片读取单元安装在插卡槽的槽壁中央，卡片解码单元安装在卡片读取单元上且其处于逻辑控制单元和音频解码编码单元之间
一种无需充电小型移动 pos