“逻辑组合”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1508635个，建议您升级VIP下载更多相关专利

[发明专利]一种组合逻辑环路的自动拆除方法-CN201911092917.8有效
发明人：姜寒冰;王小龑 -专利权人：杭州起盈科技有限公司
申请日： 2019-11-11 - 公布日： 2023-09-22 - 主分类号： G06F30/327 文献下载
摘要：本发明公开了一种组合逻辑环路的自动拆除方法，包括以下步骤：S10，采用递归方式，搜索网表中的组合逻辑环路；S20，针对已搜索到的组合逻辑环路中的一个组合逻辑门，生成其输入组合逻辑锥；S30，由输出向输入方向，遍历生成的输入组合逻辑锥，基于锥内每个组合逻辑门的自身逻辑特性，生成组合逻辑锥输出与输入之间关系的逻辑表达式；S40，对逻辑表达式进行卡诺化简；S50，对组合逻辑环路中的每一个组合逻辑门，重复S20‑40直至拆除组合逻辑环路。本发明对数字电路网表进行分析，自动查找数字电路网表中存在的组合逻辑环路，并通过自动逻辑分析删除无效的器件或输入。
一种组合逻辑环路自动拆除方法

[发明专利]一种查找表工艺映射方法-CN201610805256.9有效
发明人：耿嘉;樊平 -专利权人：京微齐力（北京）科技有限公司
申请日： 2016-09-06 - 公布日： 2019-03-05 - 主分类号： H03K19/177 文献下载
摘要：本发明公开了一种查找表工艺映射方法，所述方法包括：当确定逻辑电路存在组合逻辑环时，断开逻辑电路中构成组合逻辑环的第一逻辑门和第二逻辑门之间的一端电路连接；在第一逻辑门被断开连接的第一输入端插入外部输入，在第二逻辑门被断开连接的第二输出端插入外部输出；对断开组合逻辑环后的逻辑电路进行查找表映射；恢复逻辑电路中的组合逻辑环，并删除外部输入和外部输出。在确定逻辑电路中存在组合逻辑环时，首先要断开构成组合逻辑环中第一逻辑门和第二逻辑门之间的一端电路连接，并在断开连接处，分别插入外部输入和外部输出。然后对断开组合逻辑环后的逻辑电路进行查找映射。通过该方法，实现了对包含组合逻辑环的逻辑电路进行查找表映射。
一种查找工艺映射方法

[发明专利]试剂瓶逻辑组合形成方法、系统及生化分析仪-CN201010151642.3有效
发明人：谭锦华;齐素文;何赟 -专利权人：深圳迈瑞生物医疗电子股份有限公司
申请日： 2010-04-14 - 公布日： 2011-10-19 - 主分类号： G01N33/50 文献下载
摘要：本发明公开了一种试剂瓶逻辑组合形成方法、系统及生化分析仪，所述方法包括：在试剂瓶逻辑组合状态发生变化时生化分析仪提示用户选择是否解除所述逻辑组合；接收用户输入的解除指令，解除用户选择的逻辑组合；在解除逻辑组合后提示用户选择是否要形成新的逻辑组合；接收用户输入的形成新逻辑组合的指令和用户选择的用于形成新的逻辑组合的试剂瓶信息；判断用户选择的试剂瓶是否符合形成逻辑组合的条件，若是，则形成新的逻辑组合。本发明可优化瓶组，同时使重新形成逻辑组合的操作变得更简单，减少了瓶组次数，节约了试剂、定标液和质控液的使用。
试剂逻辑组合形成方法系统生化分析

[发明专利]组合逻辑时序收敛的方法、设备和存储介质-CN201911373662.2在审
发明人：江源;朱彬 -专利权人：盛科网络(苏州)有限公司
申请日： 2019-12-27 - 公布日： 2020-04-21 - 主分类号： G06F30/3312 文献下载
摘要：本发明揭示了一种组合逻辑时序收敛的方法、设备和存储介质，所述方法包括：将需要重复执行N次逻辑单元、且每次都具有固定输入值的组合逻辑，分成N个逻辑单元；以对应固定输入值为输入，将所述N个逻辑单元并行执行，得到N组执行结果；将所述N组执行结果进行合并，得到所述组合逻辑的最终执行结果。与现有技术相比，本发明的组合逻辑时序收敛的方法，使用并行执行代替串行执行处理组合逻辑，并对并行执行结果进行合并，从而并行执行与串行执行组合逻辑的处理结果一致，解决了串行执行组合逻辑带来的高延时问题，达到组合逻辑时序收敛的目的
组合逻辑时序收敛方法设备存储介质

[发明专利]标准单元库的测试方法-CN201911334496.5有效
发明人：尤美琳;高唯欢;胡晓明 -专利权人：上海华力微电子有限公司
申请日： 2019-12-23 - 公布日： 2021-12-17 - 主分类号： G01R31/28 文献下载
摘要：本发明提供一种标准单元库的测试方法，在所述的标准单元库的测试方法中，通过对所述组合逻辑单元和所述时序逻辑单元输入测试信号，以得到组合逻辑单元输出信号和时序逻辑单元输出信号；分别选取所述组合逻辑单元输出信号和所述时序逻辑单元输出信号中的数据；以及将选取的所述组合逻辑单元输出信号中的数据与一组合逻辑测试数据比较，以及将选取的所述时序逻辑单元输出信号中的数据与一时序逻辑测试数据比较，以测试所述组合逻辑单元和所述时序逻辑单元的功能是否正常。由此，通过设置所述测试信号测试所述组合逻辑单元和所述时序逻辑单元的功能，从而减少测试向量，提高工作的效率。
标准单元测试方法

[发明专利]一种量子电路编辑方法、装置及电子设备和存储介质-CN202310443866.9在审
发明人：林育丞;孙宇辰;郭杰忠;郭聪;孟铁军;项金根 -专利权人：深圳量旋科技有限公司
申请日： 2023-04-13 - 公布日： 2023-09-15 - 主分类号： G06N10/20 文献下载
摘要：本申请公开了一种量子电路编辑方法、装置及一种电子设备和计算机可读存储介质，该方法包括：在量子电路中确定多个待组合量子逻辑门操作；基于多个待组合量子逻辑门操作在量子比特和时序上的关系在代码中声明目标量子逻辑门操作组合的定义；将目标量子逻辑门操作组合添加至量子逻辑门操作候选区。本申请将量子电路中多个待组合量子逻辑门操作组合为目标量子逻辑门操作组合，实现了自定义组合多个单独量子逻辑门操作的功能，在后续调用时，可以直接调用量子逻辑门操作组合，无需逐个调用其中的量子逻辑门操作，提高了量子电路的编辑效率量子电路中的量子逻辑门操作组合按组合功能执行，量子电路中的模块更加清晰，提升了量子电路的可读性。
一种量子电路编辑方法装置电子设备存储介质

[发明专利]一种芯片、信号处理方法以及电子设备-CN202210296582.7在审
发明人：尹宁远;虞志益;肖山林;唐样洋;乔冰涛 -专利权人：华为技术有限公司
申请日： 2022-03-24 - 公布日： 2023-10-03 - 主分类号： G06F30/327 文献下载
摘要：本申请实施例芯片包括第一控制电路、受控组合逻辑电路、第一级时序电路和第二级时序电路。第一控制电路用于向受控组合逻辑电路发送控制信号。当控制信号为第一逻辑电平时，受控组合逻辑电路用于根据控制信号输出被受控组合逻辑电路锁存的逻辑结果。当控制信号为第二逻辑电平时，受控组合逻辑电路用于根据第一级时序电路的数据输出端输出的数据信号，输出受控组合逻辑电路中组合逻辑电路的即时逻辑结果，第二逻辑电平与第一逻辑电平不同。
一种芯片信号处理方法以及电子设备

[发明专利]一种C单元加固的组合逻辑单元电路结构生成方法-CN201610676527.5有效
发明人：夏冰冰;周凯;高瑛珂;吴军;刘鸿瑾;孙强;刘波;吴一帆 -专利权人：北京控制工程研究所
申请日： 2016-08-16 - 公布日： 2019-07-12 - 主分类号： G06F17/50 文献下载
摘要：一种C单元加固的组合逻辑单元电路结构生成方法，首先根据选取需要加固的组合逻辑单元，分别加入C单元电路结构，得到加固组合逻辑单元及元逻辑描述，然后根据加固组合逻辑单元逻辑描述生成测试向量，遍历C单元中MOS管宽度，得到延时最小值对应的MOS管宽度值，进而得到加固组合逻辑单元电路结构，最后使用测试向量对得到的加固组合逻辑单元电路结构进行测试，得到特征化参数。
一种单元加固组合逻辑电路结构生成方法

[发明专利]一种芯片最大功耗确定方法、装置、设备及介质-CN202210462108.7在审
发明人：邵海波;贾晓龙;崔盼 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2022-04-28 - 公布日： 2022-08-05 - 主分类号： G06F30/3323 文献下载
摘要：所述方法包括：搭建带有形式验证工具的形式验证环境；在形式验证环境中对目标芯片的RTL级设计代码进行编译以生成门级模型；对门级模型中的各逻辑门进行组合以生成若干逻辑门组合；通过形式验证工具生成与各逻辑门组合对应的断言，并基于断言从所有逻辑门组合中筛选出同时翻转逻辑门最多的逻辑门组合作为目标逻辑门组合，其中断言用以证明逻辑门组合中的所有逻辑门是否能同时翻转；通过形式验证工具为目标逻辑门组合生成波形，并基于目标逻辑门组合的波形确定目标芯片的最大功耗
一种芯片最大功耗确定方法装置设备介质

[发明专利]一种基于DNA链置换的三级联分子组合电路的实现方法-CN201910823438.2有效
发明人：孙军伟;刘鹏;耿盛涛;王盼如;王延峰;姜素霞;王英聪;黄春;方洁 -专利权人：郑州轻工业学院
申请日： 2019-09-02 - 公布日： 2021-06-25 - 主分类号： G06N3/00 文献下载
摘要：本发明提出了一种基于DNA链置换的三级联分子组合电路的实现方法，其步骤为：基于DNA链置换反应研究DNA链置换反应原理；根据DNA链置换反应原理，分别设计与或分子组合逻辑门、与非或非分子组合逻辑门和异或同或分子组合逻辑门；使用Visual DSD进行仿真验证；依次级联与或分子组合逻辑门、与非或非分子组合逻辑门和异或同或分子组合逻辑门形成三级联分子组合逻辑电路；使用Visual DSD软件获得的三级联分子组合逻辑电路进行仿真分析本发明验证了三级联分子组合逻辑电路的动力学行为，证明电路合理性；对于以后构建更复杂的逻辑运算电路提供了基本的理论基础，促进了生物计算机的发展，从而提高生物计算机逻辑电路的可靠性。
一种基于 dna 置换级联分子组合电路实现方法

[发明专利]计数器、像素电路、显示面板和显示设备-CN201910916483.2有效
发明人：张俊瑞;朱学辉;周丽佳;王志东;周全国;李永强;郭萌;程久阳;何宗泽;刘芹 -专利权人：京东方科技集团股份有限公司
申请日： 2019-09-26 - 公布日： 2023-05-30 - 主分类号： G09G3/20 文献下载
摘要：本发明公开了一种计数器、像素电路、显示面板和显示设备，其中，计数器包括：启动模块，用于根据输入的时钟信号生成启动信号，并输出启动信号；交替级联的第一组合逻辑模块和第二组合逻辑模块，第一组合逻辑模块的输入端与启动模块的输出端或上一级第二组合逻辑模块的输出端连接，第二组合逻辑模块的输入端与上一级第一组合逻辑模块的输出端连接，第一组合逻辑模块和第二组合逻辑模块的时钟信号端用于输入时钟信号；第一组合逻辑模块用于输出时钟信号或持续输出低电平信号；第二组合逻辑模块用于输出时钟信号的反相信号或持续输出高电平信号
计数器像素电路显示面板设备

[发明专利]一种DDC控制逻辑的编写方法、系统及计算机-CN201010524988.3有效
发明人：张红宇;曾江华;高含;鄢来中 -专利权人：深圳市奥宇控制系统有限公司
申请日： 2010-10-29 - 公布日： 2011-05-18 - 主分类号： G05B19/04 文献下载
摘要：本发明适用于计算机和空调领域，本发明提供了一种DDC控制逻辑的编写方法、系统及计算机，该方法包括：预先配置DDC的功能模块、功能模块的输入参数和功能模块的组合逻辑，接收用户选择的功能模块，显示输入参数窗口；接收输入参数，接收组合逻辑；确定该功能模块的控制逻辑代码，将该输入参数添加到该控制逻辑代码的对应位置，确定该组合逻辑对应的控制逻辑代码；将功能模块的逻辑代码和该组合逻辑对应的控制逻辑代码组合起来得到DDC的控制逻辑代码；将所述DDC的控制逻辑代码编译下载到DDC的EEPROM内。
一种 ddc 控制逻辑编写方法系统计算机

[发明专利]集成电路的逻辑关系系统的建立方法及查询方法-CN202111388742.2在审
发明人：余伟 -专利权人：上海安路信息科技股份有限公司
申请日： 2021-11-22 - 公布日： 2022-02-18 - 主分类号： G06F16/22 文献下载
摘要：本发明公开了一种集成电路的逻辑关系系统的建立方法及查询方法，逻辑关系系统的建立方法包括：遍历集成电路设计中的所有组合逻辑器件；创建每个组合逻辑器件的信号关联表；以及基于所有信号关联表和集成电路设计中与组合逻辑器件连接的所有信号生成逻辑关系系统，逻辑关系系统包括所有信号关联表和与组合逻辑器件关联的所有信号之间的驱动关系。本申请通过组合逻辑器件的关联信号与其真值表之间的驱动关系建立包含了信号间逻辑关系的逻辑关系系统，通过查询该逻辑关系系统可以直接、简洁地知晓某些信号之间的逻辑关系，进而基于某些信号之间的逻辑关系在后续优化过程中可以达到更好的优化效果
集成电路逻辑关系系统建立方法查询

[发明专利]一种闪存阵列管理方法及装置-CN201310632705.0在审
发明人：胡华锋;孙长江;艾德培 -专利权人：深圳市国微电子有限公司
申请日： 2013-11-29 - 公布日： 2015-06-03 - 主分类号： G06F3/06 文献下载
摘要：本发明适用于计算机数据存储技术领域，提供了一种闪存阵列管理方法及装置，所述方法包括：将闪存阵列划分为n个物理工作组，其中，同一物理工作组中每个闪存的相同页组合为物理组合页，同一物理工作组中每个闪存的相同块组合为物理组合块；按照物理组合页的大小将逻辑空间划分为若干逻辑页，将划分得到的若干逻辑页分成n个与物理工作组对应的逻辑工作组，同一逻辑工作组的逻辑页按照其逻辑地址重新编址，获得逻辑组合页；逻辑工作组中的逻辑组合页与相应物理工作组中的物理组合页采用动态映射的方式进行管理
一种闪存阵列管理方法装置

[发明专利]控制管线逻辑架构-CN01100833.4无效
发明人：后健慈;徐秀莹 -专利权人：英属维京群岛盖内蒂克瓦耳有限公司
申请日： 2001-01-15 - 公布日： 2002-08-28 - 主分类号： G06F13/38 文献下载
摘要：本发明涉及一种控制管线逻辑架构,其包括复数个组合式逻辑单元,每个组合式逻辑性单元由一组合式逻辑元件、一活动位元、一随机杂讯产生器组成;当没有输入流入控制管线逻辑架构内时,随机杂讯产生器将产生随机杂讯,而活动位元将迫使组合逻辑元件接收随机杂讯为选择的输入,始终维持控制管线逻辑架构于运作状态,以免除控制管线逻辑显露出其内部的功能,藉以保护控制管线逻辑避免被不当的监看和观察。
控制管线逻辑架构

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条