专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果2587587个,建议您升级VIP下载更多相关专利
  • [发明专利]存储系统以及延迟控制方法-CN202110947827.3在审
  • 高田秀一 - 铠侠股份有限公司
  • 2021-08-18 - 2022-09-27 - G06F13/16
  • 一个实施方式的目的在于提供能够使数据信号通信的延迟量适当的存储系统以及延迟控制方法。根据一个实施方式,在存储系统的存储器接口中,第2延迟电路生成第1、第2以及第3延迟通信。第1延迟通信是使通信延迟了第1延迟量的通信。第2延迟通信是使通信延迟了比第1延迟量少的第2延迟量的通信。第3延迟通信是使通信延迟了比第1延迟量多的第3延迟量的通信。检测电路使用延迟数据信号、第1延迟通信、第2延迟通信、第3延迟通信,对第1延迟通信相对于延迟数据信号的定时的漂移进行检测。
  • 存储系统以及延迟控制方法
  • [发明专利]半导体装置-CN202280004368.8在审
  • 长谷川雅俊;泷泽明彦;中原茂;元山裕二;余公秀之 - 超极存储器股份有限公司
  • 2022-07-05 - 2023-05-30 - G11C11/406
  • 本发明的一个方面涉及一种比较便宜且能够高速输出数据的半导体装置,其具有多个存储器和控制器,所述多个存储器分别具有:通信传输线路,其依次具有通信输入端子、通信延迟电路和通信输出端子;多个数据输出电路,其与所述通信传输线路的所述通信延迟电路的下游侧连接;数据输出总线,其与所述多个数据输出电路连接,所述控制器具有:通信电路,其向所述通信输入端子输入所述通信;数据缓冲电路,其临时存储从所述数据输出端子输出的所述数据;延迟调节电路,其以减少从所述通信输出端子输出的所述通信相对于从所述通信电路输出的所述通信的延迟在所述存储器之间的差异的方式,调节所述通信延迟电路的延迟量。
  • 半导体装置
  • [发明专利]存储器系统及其操作方法-CN201911203320.6在审
  • 鲁炫榛 - 爱思开海力士有限公司
  • 2019-11-29 - 2020-11-10 - G11C7/22
  • 本发明涉及一种存储器系统,包括存储器和控制器,该控制器向存储器提供数据通信和与内部数据通信同步的数据,其中控制器包括:信号生成器,生成数据通信;反相器,基于反相信号来选择性地输出非反相数据通信和反相数据通信之间的一个信号,该非反相数据通信具有与数据通信的相位的相同相位,并且非反相数据通信具有与数据通信的相位的反相相位;延迟器,基于延迟信号来延迟反相数据通信或非反相数据通信并且输出内部数据通信,以及训练器,对同步的数据执行验证操作并且基于验证操作结果来生成反相信号和延迟信号
  • 存储器系统及其操作方法
  • [发明专利]半导体存储装置-CN201110039650.3有效
  • 李蓥旭 - 海力士半导体有限公司
  • 2011-02-17 - 2012-05-23 - G11C16/02
  • 本发明涉及一种半导体存储装置,包括:数据输入使能信号发生模块,被配置为顺序地将数据通信延迟以产生第一延迟数据通信、第二延迟数据通信、第三延迟数据通信和第四延迟数据通信,并响应于CAS写入信号、CAS写入潜伏时间信号以及所述第一延迟数据通信至所述第四延迟数据通信来产生数据通使能信号;锁存控制信号发生模块,被配置为在数据通使能信号的使能时间段期间将数据通信输出作为锁存控制信号;以及数据锁存模块,被配置为响应于所述锁存控制信号来锁存数据,并将锁存的数据输出。
  • 半导体存储装置
  • [发明专利]通时钟产生电路及修改这种电路的方法-CN02124307.7无效
  • 朝井淳毅 - 夏普公司
  • 2002-06-12 - 2003-01-15 - G06F1/32
  • 在传统的通时钟产生电路中,根据电路元件的设置和互连产生不同的信号延迟时间,这常常会引起假信号。为避免这种情况,本发明的通时钟产生电路具有产生第一通信的电路,第一通信具有与连续脉动的时钟信号的边沿同步的转换点;产生第二通信的电路,第二通信相对于第一通信偏离了时钟信号的半个周期;以及根据第一和第二通信接通和断开时钟信号的输出的电路。即使在第一或第二通信的转换点偏离时钟信号的边沿时,也不会产生假信号
  • 时钟产生电路修改这种方法
  • [发明专利]模拟多路复用器-CN202211396746.X在审
  • 满雪成;卢敏 - 圣邦微电子(北京)股份有限公司
  • 2022-11-09 - 2023-01-31 - H03K17/693
  • 本申请公开了一种模拟多路复用器,包括:电压产生电路,提供高于电源电压的供电电压;多个电平转换电路,根据供电电压和对应的第一通信产生第二通信,第一通信和第二通信的相位相同,第二通信的幅值电压大于第一通信的幅值电压;多个输入开关电路,分别与相应的电平转换电路连接,每个输入开关电路至少包括第一开关,在第一通信有效时第一开关根据第二通信导通以将输入信号输出。本申请根据第一通信和供电电压产生第二通信,进而通过幅值电压更高的第二通信控制第一开关导通或关断,从而提高了模拟多路复用器的导通能力,避免在低电源电压下模拟多路复用器不能正常工作。
  • 模拟多路复用
  • [发明专利]存储器系统及其存储器存取界面装置-CN202110807461.X在审
  • 蔡福钦 - 瑞昱半导体股份有限公司
  • 2021-07-16 - 2023-01-17 - G11C7/10
  • 时钟产生电路产生参考时钟信号。伪数据通信产生电路接收参考时钟信号,延迟来自存储器存取控制器的读取致能信号以致能输出参考时钟信号,从而产生伪数据通信。真数据通信产生电路接收来自存储器装置的数据通信,延迟读取致能信号以致能输出数据通信,从而产生真数据通信。数据读取电路根据采样信号对来自存储器装置的数据信号进行采样,以产生并传送读取数据信号至存储器存取控制器。选择电路分别在单倍及双倍数据传送率模式下,选择伪数据通信及真数据通信作为采样信号
  • 存储器系统及其存取界面装置

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top