“辅助图案”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果2142995个，建议您升级VIP下载更多相关专利

[发明专利]显示基板、显示装置及制作方法-CN202180000860.3在审
发明人：黄傲;刘瑞;王林林;郭胜;鲍建东;赖韦霖;周鹏;王文强 -专利权人：京东方科技集团股份有限公司;成都京东方光电科技有限公司
申请日： 2021-04-22 - 公布日： 2023-04-07 - 主分类号： H10K50/80 文献下载
摘要：发光层，发光层位于第一电极层(2)背离衬底基板(1)的一侧，包括多个发光部(3)；第二电极层(4)，第二电极层(4)位于发光层背离第一电极层(2)的一侧；第一透明抑制剂层(5)，包括多个相互分离的第一图案部(51)；辅助电极层(6)，辅助电极层(6)包括辅助电极图案(61)，辅助电极图案(61)通过第一图案部(51)的抑制形成，辅助电极图案(61)在衬底基板(1)的至少部分正投影与第一图案部(51)在衬底基板(1)的正投影分离，辅助电极图案(61)与第二电极层(4)接触电连接。
显示显示装置制作方法

[发明专利]用于照明装置的OLED面板及其制造方法-CN201811384699.0有效
发明人：金泰沃;宋泰俊 -专利权人：乐金显示有限公司
申请日： 2018-11-20 - 公布日： 2023-07-11 - 主分类号： H10K50/805 文献下载
摘要：该用于照明装置的OLED面板可以包括：基板，具有发光区域和形成在发光区域外侧的焊盘区域；辅助布线图案，设置在基板上，辅助布线图案包括彼此电连接的多个辅助布线，每个辅助布线具有锥形横截面，锥形横截面的宽度朝向其上部逐渐变窄；第一电极，设置在设置有辅助布线图案的基板上；钝化层，设置在第一电极上，在设置有辅助布线图案区域内；OLED发光结构，设置在设置有钝化层的第一电极上；第二电极，设置在OLED发光结构上。钝化层的横截面可以对应于发光区域中的辅助布线图案的横截面。通过减小辅助布线图案上的钝化区域，该用于照明装置的OLED面板可以具有宽的发光区域。
用于照明装置 oled 面板及其制造方法

[发明专利]用于生成掩模图案的方法-CN201310113919.7有效
发明人：行田裕一 -专利权人：佳能株式会社
申请日： 2013-04-03 - 公布日： 2013-10-23 - 主分类号： G03F1/38 文献下载
摘要：公开了一种用于生成掩模图案的方法。一种用于经由计算机生成要用于曝光设备的掩模图案的方法，该曝光设备通过照射掩模来在衬底上对掩模图案的图像进行曝光，该方法包括：获得要被形成在衬底上的主图案的数据以及主图案要被转印到的层的下层的图案的数据，使用所述下层的图案的数据，设置相对于主图案的辅助图案的生成条件，使用该生成条件来确定辅助图案，以及生成包括主图案和所确定的辅助图案的掩模图案的数据。
用于生成图案方法

[发明专利]阵列基板及其制备方法-CN201910430461.5有效
发明人：贺超 -专利权人：武汉华星光电技术有限公司
申请日： 2019-05-22 - 公布日： 2021-08-03 - 主分类号： H01L27/12 文献下载
摘要：本申请提供了一种阵列基板，所述阵列基板包括：多个间隔设置的遮挡层，设置于玻璃基板上；介电层，铺设于所述玻璃基板上且覆盖遮挡层，所述介电层包括图案化的介电图案，所述介电图案包括主体介电图案，和位于所述主体介电图案至少一侧的辅助介电图案本申请通过在阵列基板中增设辅助介电图案，且所述辅助介电图案的横截面积大于所述主体介电图案的横截面积，以使辅助介电图案吸收该栅极绝缘层中大部分静电，进而减轻阵列基板显示不良的现象。
阵列及其制备方法

[发明专利]形成半导体器件微图案的方法-CN200810002751.1无效
发明人：郑宇荣 -专利权人：海力士半导体有限公司
申请日： 2008-01-16 - 公布日： 2008-11-12 - 主分类号： H01L21/033 文献下载
摘要：本发明涉及一种半导体器件微图案形成的方法。在根据本发明的一个方面的方法中，在半导体衬底上形成蚀刻目标层、第一硬掩模层和菱形绝缘图案。在包括绝缘图案的第一硬掩模层上形成第一辅助图案，其中在形成四边形的四个相邻绝缘图案的中心处形成具有与所述绝缘图案相同形状的接触孔。通过蚀刻第一辅助图案形成第二辅助图案从而暴露出绝缘图案的顶表面。除去所述暴露的绝缘图案。通过利用第二辅助图案作为蚀刻掩模的蚀刻过程来蚀刻所述第一硬掩模层以形成第一硬掩模图案。利用所述第一硬掩模图案蚀刻所述蚀刻目标层。
形成半导体器件图案方法

[发明专利]半导体装置的形成方法-CN201710242981.4在审
发明人：卓鸿文;吕文祯;蔡维东;许峰嘉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-04-14 - 公布日： 2018-05-25 - 主分类号： H01L21/82 文献下载
摘要：本申请公开一种半导体装置的形成方法，该方法包括：接收具有图案层的集成电路布局。图案层包含主要布局图案。主要布局图案其沿着第一方向的尺寸W1大于晶圆测量工具的关键尺寸的测量上限。此方法亦包括以掩模公司工具新增多个辅助布局图案至图案层中。辅助布局图案包括一对关键尺寸的辅助布局图案，且关键尺寸的辅助布局图案沿着第一方向位于主要布局图案的两侧上。关键尺寸的辅助布局图案其沿着第一方向的尺寸W2实质上相同，且与主要布局图案相距的尺寸D1实质上相同。尺寸W2与D1均大于光微影制程的印刷分辨率，且小于或等于晶圆测量工具的关键尺寸的测量上限。
布局图案图案层半导体装置测量上限晶圆测量集成电路布局微影制程分辨率掩模相距印刷申请

[发明专利]光掩模、显示装置的制造方法-CN202210373658.1在审
发明人：三好将之;一之濑敬 -专利权人： HOYA株式会社
申请日： 2018-09-11 - 公布日： 2022-06-24 - 主分类号： G03F1/32 文献下载
摘要：光掩模具有在透明基板上形成的转印用图案，转印用图案包括：主图案，其由透光部构成，直径为W1；辅助图案，其配置在所述主图案的附近，不被曝光装置析像，具备宽度d；及遮光部，其构成除了主图案和辅助图案之外的区域，遮光部是在透明基板上至少形成遮光膜而成的，辅助图案隔着遮光部而包围主图案的周围，且由在透明基板上形成半透光膜而成的相移部构成，该半透光膜具有使曝光用光的代表波长的光在大致180度的范围内相移的相位特性，并且具有针对代表波长的光的透射率T，辅助图案的一部分区域的透射光量比辅助图案的其他区域的透射光量低，光掩模被实施了扩张主图案的宽度的扩张修正。
光掩模显示装置制造方法

[发明专利]立体图案电脑刺绣制作方法-CN200610037021.6无效
发明人：黄海龙 -专利权人：广州三三电脑绣艺厂
申请日： 2006-08-14 - 公布日： 2007-02-07 - 主分类号： D05C7/02 文献下载
摘要：本发明属于一种立体图案电脑刺绣制作方法，在基布上叠合有辅助件，用刺绣线穿过基布和辅助件缝出立体图案，刺绣线密布地穿过基布和辅助件，立体图案形成后，在其表层除去刺绣线之间的连接线。本发明在基布上叠合一辅助件，用刺绣线密布的穿过基布和辅助件以缝出所需立体图案，为了使立体图案显示出工艺的精致性、艺术性，在立体图案的表层除去刺绣之间的连接线。
立体图案电脑刺绣制作方法

[发明专利]模板、被加工构件及对准方法-CN202110865055.9在审
发明人：佐藤隆;三木聪 -专利权人：铠侠股份有限公司
申请日： 2021-07-29 - 公布日： 2022-09-27 - 主分类号： G03F9/00 文献下载
摘要：对准标记包含第1主图案和第1辅助图案。第1主图案由第1部分和第2部分以规定的重复图案配置而成。第1辅助图案在第1主图案的端部外侧的区域以与重复图案相反的图案构成。
模板加工构件对准方法

[发明专利]光学接近修正方法-CN03154947.0有效
发明人：刘淑慧;吴文彬 -专利权人：南亚科技股份有限公司
申请日： 2003-08-25 - 公布日： 2005-03-09 - 主分类号： G03F9/00 文献下载
摘要：本发明提供一种对光掩膜布局图进行光学接近修正的方法，其中该光掩膜布局图至少包含一个光掩膜图案。该方法包含有下列步骤：收集预定加入该光掩膜布局图中之一辅助图案的辅助图案修正偏差值，接着结合该辅助图案修正偏差值，进行基准式光学接近修正，计算出该光掩膜图案需修正的目标修正偏差值，并依照计算结果对该光掩膜图案进行修正，输出修正的光掩膜布局图，最后在该修正的光掩膜布局图中加入该辅助图案。
光学接近修正方法

[发明专利]光掩膜及半导体器件的制造方法-CN03823714.8有效
发明人：南孝宜 -专利权人：富士通株式会社
申请日： 2003-02-27 - 公布日： 2005-10-26 - 主分类号： G03F1/08 文献下载
摘要：提供一种半导体器件的制造方法，使用半色调相移掩膜(11)和莱温松相移掩膜(12)进行双重曝光处理，半色调相移掩膜(11)具备插入在栅极图案(1)与栅极图案(1)间距离大的部位而构成的可分辨线宽的辅助图案(2a)和分辨界限以下的线宽的辅助图案(2b)，莱温松相移掩膜(12)具有对应于光掩膜(11)的栅极图案(1)的辅助图案(3)。这时，除掉辅助图案(2a)、(2b)，仅转印栅极图案(1)。这样，在用双重曝光处理进行图案转印时，可以提高图案的共同焦点深度，实现线宽的高度均匀化，从而可制造可靠性高的半导体器件。
光掩膜半导体器件制造方法

[发明专利]像素结构的制造方法-CN200610145212.4有效
发明人：董畯豪 -专利权人：友达光电股份有限公司
申请日： 2006-11-17 - 公布日： 2007-05-23 - 主分类号： H01L21/84 文献下载
摘要：本发明公开了一种像素结构的制造方法，其先在基板上形成栅极、扫描扫描线以及至少一第一辅助图案。接着在基板上形成闸绝缘层，覆盖住栅极以及扫描线，且露出第一辅助图案以及部分扫描线。接着形成源极、漏极、数据线、上电极以及至少一第二辅助图案，其中数据线会与露出来的第一辅助图案电性连接，且第二辅助图案会与露出来的扫描线电性连接。之后，形成保护层以覆盖住源极、漏极、数据线、第二辅助图案以及上电极。然后在保护层上形成像素电极，像素电极会与漏极以及上电极电性连接。
像素结构制造方法

[发明专利]用于照明装置的OLED面板及其制造方法-CN201811441113.X有效
发明人：李正恩;金喆镐;宋泰俊;李揆煌 -专利权人：乐金显示有限公司
申请日： 2018-11-29 - 公布日： 2023-07-18 - 主分类号： H10K50/805 文献下载
摘要：所述用于照明装置的OLED面板可以包括：基板；第一辅助布线图案，设置在基板上；第一电极，设置在设置有第一辅助布线图案的基板上；钝化层，设置在第一电极上，至少在设置有第一辅助布线图案的区域内；第二辅助布线图案，设置在钝化层上以形成彼此分隔的多个区域；OLED发光结构，设置在由第二辅助布线图案分隔的多个区域中；第二电极，设置在OLED发光结构和第二辅助布线图案上；以及封装层，设置在第二电极上。
用于照明装置 oled 面板及其制造方法

[发明专利]减少透镜像差与图案移位的光罩与方法-CN03131305.1有效
发明人：吴元薰 -专利权人：南亚科技股份有限公司
申请日： 2003-05-12 - 公布日： 2004-11-24 - 主分类号： G03F1/08 文献下载
摘要：一种可减少透镜像差与图案移位的光罩，包括一透光基底与一遮光层，遮光层设置于透光基底上，具有一数组图案区与复数个辅助图案，辅助图案是设置于数组图案区内且其中各辅助图案与其上、下方的两数组图案等距，并使辅助图案的长度与数组图案的宽度相等一种可减少透镜像差与图案移位的方法，包括下列步骤：提供一半导体基底，于该半导体基底上覆盖一光阻层，借由一光罩在光阻层中形成图案，各图案与其上、下方的两数组图案等距，并使图案的长度与数组图案的宽度相等，以图案化光阻为罩幕依照本发明的光罩与方法，可使数组图案间的关键尺寸获得较佳的一致性，且能有效减少图案移位的现象。
减少透镜图案移位方法

[发明专利]阵列基板及其制作方法-CN201610135524.0有效
发明人：刘展睿;林瑜玲;单建勳;林佳桦 -专利权人：友达光电股份有限公司
申请日： 2016-03-10 - 公布日： 2019-04-19 - 主分类号： H01L27/12 文献下载
摘要：一种阵列基板及其制作方法，阵列基板包括：一基板；一图案化辅助导电层设置于基板上，包括两个蚀刻阻挡图案；一图案化半导体层设置于基板上，包括一通道区以及两个重掺杂区，通道区位于两个重掺杂区之间，各蚀刻阻挡图案于一垂直投影方向上与一个重掺杂区直接接触且重迭；一栅极介电层设置于图案化半导体层以及图案化辅助导电层上；一第一图案化导电层设置于栅极介电层上，包括一栅极且栅极于垂直投影方向上与通道区对应设置。利用图案化辅助导电层的蚀刻阻挡图案或辅助导电图案与图案化半导体层的重掺杂区对应设置，使得源极/漏极电极可通过蚀刻阻挡图案或辅助导电图案而与重掺杂区形成电性连接，借此达到提升产品良率与电性均匀性等目的。
阵列及其制作方法

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top