“累加结果”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果952801个，建议您升级VIP下载更多相关专利

[发明专利]乘累加运算方法及装置-CN201711378473.5有效
发明人：齐亮 -专利权人：云知声智能科技股份有限公司
申请日： 2017-12-19 - 公布日： 2021-11-16 - 主分类号： G06F7/57 文献下载
摘要：本公开是关于乘累加运算方法及装置。该装置包括：乘积模块、第一累加模块、第二累加模块，其中，第二累加模块包括二级流水线加法器；乘积模块获取至少两组目标数据，对每组目标数据执行乘积运算，并输出得到的乘积结果到第一累加模块；第一累加模块对乘积结果进行累加，并输出得到的第一累加结果；第二累加模块在每个时钟获取一组第一累加结果；在奇数时钟时，输出对偶数组的第一累加结果进行累加的第一计算结果；在偶数时钟时，输出对奇数组的第一累加结果进行累加的第二计算结果；并将第一计算结果和第二计算结果相加，得到最终成累加结果。该技术方案使得乘累加运算装置的计算速率提高一倍，对系统性能进行有效的提高，降低了硬件资源的浪费。
累加运算方法装置

[发明专利]一种GNSS信号载波跟踪方法及装置-CN201710109579.9有效
发明人：吴骏 -专利权人：深圳市中兴微电子技术有限公司
申请日： 2017-02-27 - 公布日： 2020-06-09 - 主分类号： G01S19/29 文献下载
摘要：本发明公开了一种GNSS信号载波跟踪方法，包括：对解扩复信号进行第一相干累加操作获得第一相干累加结果，并进行第二相干累加操作获得第二相干累加结果；所述第一相干累加操作包括：在相干累加前对上一第一相干累加结果按照第一相位间隔进行旋转，所述第二相干累加操作包括：在相干累加前对上一第二相干累加结果按照第二相位间隔进行旋转；确定进行第一相干累加操作的次数和第二相干累加操作的次数都达到第一预设值时，将第一相干累加结果设定为第一目标相干累加结果，并将第二相干累加结果设定为第二目标相干累加结果；并根据第一目标相干累加结果和第二目标相干累加结果，调整参考频率复信号的频率。
一种 gnss 信号载波跟踪方法装置

[发明专利]一种累加器缓冲的数据累加卸载的控制结构及方法-CN202210966617.3在审
发明人：陈庆强;张清波;王谛;石嵩;于齐 -专利权人：无锡江南计算技术研究所
申请日： 2022-08-12 - 公布日： 2022-11-01 - 主分类号： G06F7/53 文献下载
摘要：本发明涉及累加器缓冲技术领域，具体为一种累加器缓冲的数据累加卸载的控制结构及方法。一种累加器缓冲的数据累加卸载的控制结构，包括累加器缓冲控制逻辑，包括用于生成累加结果缓存信号的第一控制逻辑单元和用于生成累加结果卸载信号的第二控制逻辑单元；缓冲模块，包括控制寄存器，与所述累加器缓冲控制逻辑电性连接，用于接收并暂存所述累加结果缓存信号和累加结果卸载信号。本发明缓冲模块可以通过第一缓冲对累加结果进行缓存，同时可以对第二缓冲中已缓存的累加结果进行卸载，当一轮累加结果缓存结束后，缓冲模块可直接进入下一轮累加结果的缓存，省去了现有技术中等待累加结果卸载的时间，进而有效提高了累加器缓冲的工作效率。
一种累加器缓冲数据累加卸载控制结构方法

[发明专利]频偏非相干估计方法、装置、设备及存储介质-CN202011619628.1在审
发明人：王志国 -专利权人：千寻位置网络有限公司
申请日： 2020-12-30 - 公布日： 2022-07-01 - 主分类号： H04L27/00 文献下载
摘要：本申请公开了一种频偏非相干估计方法、装置、设备及存储介质，通过对N个预设时间段内的相乘结果分别进行相干累加以得到N个累加结果，累加结果包括I分量和Q分量；对N个累加结果根据时间顺序对相邻的累加结果的I分量和Q分量进行点叉积运算，以得到N‑1个点积运算结果和N‑1个叉积运算结果；根据点积运算结果的符号对N‑1个点积运算结果进行非相干累加，以得到点积运算累加结果；根据点积运算结果的符号对N‑1个叉积运算结果进行非相干累加，以得到叉积运算累加结果；根据非相干累加后的点积运算累加结果和叉积运算累加结果进行反正切鉴频，以得到频偏非相干估计值，能够避免鉴频过程中噪声进一步放大，从而提高频偏估计结果的稳定性和精度。
频偏非相干估计方法装置设备存储介质

[发明专利]信号捕获方法及装置-CN201510885332.7在审
发明人：王元磊;刘坤;张爽娜;董启甲 -专利权人：航天恒星科技有限公司
申请日： 2015-12-04 - 公布日： 2016-04-06 - 主分类号： G01S19/30 文献下载
摘要：本申请提供一种信号捕获方法，该方法包括：确定分段控制字；根据所述分段控制字确定累加控制信号；根据所述累加控制信号输出累加结果，所述累加结果包括即时支路的累加结果、超前支路的累加结果和滞后支路的累加结果；根据所述即时支路的累加结果调整载波环；根据所述超前支路的累加结果和所述滞后支路的累加结果调整码环。本申请在不改变传统导航接收器结构的前提下，实现输出累加量时长可调整，变相的实现了可配置调整的环路的牵引范围和累加量的累加时长，可同时适应高动态或高灵敏度的应用场景，有效降低了导航信号的捕获时间，提高了导航信号的捕获效率
信号捕获方法装置

[发明专利]一种数据处理方法及装置、芯片、设备、存储介质-CN202210027275.9在审
发明人：孙炜;祝叶华 -专利权人： OPPO广东移动通信有限公司
申请日： 2022-01-11 - 公布日： 2023-07-25 - 主分类号： G06N3/063 文献下载
摘要：本申请实施例提供了一种数据处理方法及装置、芯片、设备、存储介质，该装置中部署计算单元阵列，计算单元阵列中包括多个深度可分离卷积计算单元，每一个深度可分离卷积计算单元包括：多条乘累加器、多个中间结果累加器和一个多路选择器；其中，每条乘累加器的输出端与一个中间结果累加器的输入端连接，一个多路选择器的输入端分别与多条乘累加器的输出端和多个中间结果累加器的输出端连接；多条乘累加器，用于执行一个通道输入特征数据中多个卷积窗口数据的乘累加运算；多个中间结果累加器，用于分别对对应的乘累加器产生的中间结果进行累加运算；一个多路选择器，用于选择输出每条乘累加器的运算结果、或选择输出每个中间结果累加器的累加结果。
一种数据处理方法装置芯片设备存储介质

[发明专利]一种累加器缓冲的数据累加卸载系统及方法-CN202210966710.4在审
发明人：吴铁彬;唐勇;周玉瀚;谭弘兵;陈正博;郝子宇 -专利权人：无锡江南计算技术研究所
申请日： 2022-08-12 - 公布日： 2022-11-01 - 主分类号： G06F7/53 文献下载
摘要：本发明涉及累加器缓冲技术领域，具体为一种累加器缓冲的数据累加卸载系统及方法。一种累加器缓冲的数据累加卸载系统，包括一累加器缓冲控制逻辑和多个累加器缓冲模块；每一所述累加器缓冲模块均包括一控制寄存器，与所述累加器缓冲控制逻辑电性连接，用于接收并暂存所述累加器缓冲控制逻辑发出的控制信号；一数据累加卸载子模块，与所述控制寄存器电性连接，包括缓冲本体，用于按缓冲条目先后顺序缓存累加结果；结果处理单元，与所述缓冲本体电性连接。本发明的实施例中，累加器缓冲模块能够一边通过缓冲本体对累加结果进行缓存，一边通过结果处理单元对缓冲本体中已缓存的累加结果进行卸载，有效提高了累加器缓冲的工作效率。
一种累加器缓冲数据累加卸载系统方法

[发明专利]一种支持累加结果连续写入的累加器硬件实现方法及装置-CN202210998529.1在审
发明人：吴铁彬;石嵩;谭弘兵;孙红辉;赵晓东 -专利权人：无锡江南计算技术研究所
申请日： 2022-08-19 - 公布日： 2022-11-18 - 主分类号： G06F7/498 文献下载
摘要：本发明提供一种支持累加结果连续写入的累加器硬件实现方法及装置，属于高性能微处理器设计技术领域。该方法包括如下步骤：S1：基于本次累加结果对应的使能位在累加器中确定本次累加结果写入的起始条目；S2：从起始条目开始依序将本次累加结果写入累加器中；S3：获取本次累加结果写入的结束条目，基于结束条目获取本次的锁存条目本发明在编程时程序员可以基于使能位实现累加结果连续写入功能，就不必手动计算本次写入的累加器缓冲地址，因此可以降低编程的复杂性以及计算地址时出错的可能性，提高编程效率。
一种支持累加结果连续写入累加器硬件实现方法装置

[发明专利]频偏估计方法、装置以及通信设备-CN200910140316.X有效
发明人：周亮;陈晓春;刘石;李茜;姚天翔 -专利权人：俊茂微电子(上海)有限公司
申请日： 2009-07-15 - 公布日： 2010-07-28 - 主分类号： H04B1/707 文献下载
摘要：其中，该频偏估计方法包括：去除接收信号的调制相位，并利用多个差分距离计算无调制相位的接收信号的多个差分相关结果；对多个差分相关结果进行分组，并计算每组差分相关结果的相干累加结果；以及对所有组的相干累加结果进行非相干或相干累加得出总累加结果，并利用总累加结果进行频偏估计。
估计方法装置以及通信设备

[发明专利]数据累加装置、方法及数字信号处理装置-CN201510862723.7有效
发明人：李震;刘少礼;张士锦;罗韬;钱诚;陈云霁;陈天石 -专利权人：中国科学院计算技术研究所
申请日： 2015-12-01 - 公布日： 2017-04-12 - 主分类号： G06F7/50 文献下载
摘要：本发明公开一种数据累加装置、方法及数字信号处理装置，所述装置包括累加树模块，采用二叉树结构的形式对输入数据进行累加，并输出累加结果数据；寄存模块，包含多组寄存器，对累加树模块在累加过程中产生的中间值数据及累加结果数据进行寄存；控制电路，生成数据选通信号以控制累加树模块过滤不需要累加的输入数据，以及生成flag标志信号以进行如下控制选择将一个或多个存储于寄存器中的中间值数据与所述累加结果相加后的结果作为输出数据，或者选择直接将累加结果作为输出数据由此，能够在一个时钟周期节拍内快速的将多组输入数据累加至一组和值。同时，所述累加装置可通过控制信号灵活选择同时累加多个输入数据中的部分数据。
数据累加装置方法数字信号处理

[发明专利]运算处理装置-CN201880096920.4在审
发明人：古川英明 -专利权人：奥林巴斯株式会社
申请日： 2018-10-12 - 公布日： 2021-04-09 - 主分类号： G06N3/08 文献下载
摘要：在运算处理装置中、运算控制部以如下方式进行控制：在用于计算输出特征量图的特定的像素的滤波处理和累加处理的中途，将中间结果暂时保存在所述累加结果保存用存储器中而进行其他像素的处理，在将针对所有的像素的累加处理的中间结果在所述累加结果保存用存储器中保存完毕之后，返回到最初的像素，读出保存在所述累加结果保存用存储器中的值并将该值作为累加处理的初始值，继续执行累加处理。
运算处理装置

[实用新型]XIU‑累加寄存器、XIU‑累加寄存器电路、以及电子设备-CN201720569426.8有效
发明人：修黎明 -专利权人：京东方科技集团股份有限公司
申请日： 2017-05-19 - 公布日： 2018-03-16 - 主分类号： G06F7/509 文献下载
摘要：本公开涉及一种XIU‑累加寄存器、XIU‑累加寄存器电路、以及电子设备。该XIU‑累加寄存器包括第一累加单元和第二累加单元；第一累加单元包括第一加法器和第一寄存器；第一加法器用于累加一累加变量的分数位数据，第一寄存器用于存储分数位数据的累加结果以及分数位数据的累加结果的进位数据；第二累加单元包括第二加法器和第二寄存器；第二加法器用于累加该累加变量的整数位数据，第二寄存器用于存储整数位数据的累加结果；其中，第一累加单元的第一寄存器与第二累加单元的第二加法器相连，用于将分数位数据的累加结果的进位数据在下一时钟周期传输至整数位数据以进行累加本公开可提高累加器速度、降低累加器功耗、减小累加器面积。
xiu 累加寄存器电路以及电子设备

[发明专利]一种智能外呼打断方法及系统-CN202210029157.1有效
发明人：孟祥如;张韶峰;程鹏辉 -专利权人：百融至信（北京）征信有限公司
申请日： 2022-01-12 - 公布日： 2022-04-15 - 主分类号： G06F40/30 文献下载
摘要：本发明公开了一种智能外呼打断方法及系统,涉及人工智能领域，其中，所述方法包括：抽取WebRTC的VAD模块移植至UniMRCP，获得第一移植结果；根据所述第一移植结果进行单Package数据检测分析，获得第一检测分析结果；获得第一累加计数规则；根据所述第一累加计数规则进行所述第一检测分析结果的累加，获得第一人声累加结果和第一非人声累加结果；根据所述第一人声累加结果和所述第一非人声累加结果进行内部状态转换，获得第一事件判断结果；通过FreeSwitch根据所述第一事件判断结果进行打断控制。
一种智能打断方法系统

[发明专利]卷积特征处理方法、芯片、设备及介质-CN202310326092.1在审
发明人：任子木 -专利权人：腾讯科技（深圳）有限公司
申请日： 2023-03-23 - 公布日： 2023-10-27 - 主分类号： G06F7/509 文献下载
摘要：本申请的实施例公开了一种卷积特征处理方法、芯片、设备及介质，该方法包括：生成用于控制卷积特征进行累加处理的控制信号；将控制信号沿着列向进行打拍处理，并按照打拍时序将控制信号传输至脉动阵列的每列处理单元所对应的累加单元，获取累加单元基于每列处理单元当前时刻的卷积特征部分和，以及上一时刻的累加结果进行累加处理得到的当前时刻的累加结果，上一时刻的累加结果是每列处理单元所对应的累加单元基于控制信号获得的；存储每列处理单元当前时刻的累加结果，以根据存储的累加结果生成卷积特征向量。
卷积特征处理方法芯片设备介质

[发明专利]一种信号的相干累加方法及装置、信号捕获方法及装置-CN202310765112.5在审
发明人：王炎;张兴智;王云 -专利权人：上海华测导航技术股份有限公司
申请日： 2023-06-26 - 公布日： 2023-10-20 - 主分类号： G01S19/30 文献下载
摘要：本申请提供一种信号的相干累加方法及装置、信号捕获方法及装置，应用于通信技术领域，其中，信号的相干累加方法包括：根据并行起始地址读取待累加数据；其中，待累加数据包括对调制信号进行预处理后得到的数据以及伪码数据；对待累加数据进行并行累加以及相干累加，直至相干累加次数达到相干累加设定值且变换域输入计数值达到变换域输入设定值，得到相干累加结果；其中，每当相干累加次数达到相干累加设定值时，变换域输入计数值加一；判断相干累加结果的长度是否达到相干累加设定长度；若相干累加结果的长度达到相干累加设定长度，对并行起始地址进行更新。在上述方案中，可以适应于不同的场景中，提高信号的相干累加的灵活性。
一种信号相干累加方法装置捕获

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条