“时钟管理模块”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2512525个，建议您升级VIP下载更多相关专利

[发明专利]信号的传输处理方法及装置、设备-CN201410631790.3有效
发明人：文显琼;赵恒正 -专利权人：中兴通讯股份有限公司
申请日： 2014-11-11 - 公布日： 2019-05-24 - 主分类号： H04J3/06 文献下载
摘要：本发明提供了一种信号的传输处理方法及装置、设备，其中，上述方法包括：检测到第一时钟域内第一设备产生的请求信号，其中，所述请求信号用于指示允许在所述第一时钟域接收数据；将所述请求信号转换为保持信号，所述保持信号为在第二时钟域对所述保持信号同步成功之前，持续保持有效的信号；利用所述第二时钟域对所述保持信号进行同步，得到所述请求信号的输出信号，并将所述输出信号输出至位于所述第二时钟域中的第二设备。采用本发明提供的上述技术方案，解决了相关技术中，跨时钟域信号传输过程存在占用较多硬件资源、实现复杂等技术问题，从而在保证消除亚稳态的同时，减少了硬件资源，降低了实现的复杂度。
信号传输处理方法装置设备

[发明专利]显示装置-CN201410621177.3有效
发明人：黄圣峰;林政校 -专利权人：群创光电股份有限公司
申请日： 2014-11-05 - 公布日： 2018-11-27 - 主分类号： G09G3/20 文献下载
摘要：本发明提供一种显示装置，操作在多个显示期间，包括多个扫描线、多个数据线、多个子像素、以及时钟信号。在同一扫描线上，每一预设数量的这些子像素属于一像素组。对于每一像素组而言，在每一显示期间，多个时钟信号的致能状态共有一特定数量(X＝2×C(K,2))的多个组合，K为该预设数量且为正整数，C(K,2)表示在K个时钟信号中取两个时钟信号的所有组合的个数。第二组合的这些时钟信号的致能状态顺序相反于第一组合的这些时钟信号的致能状态顺序。
显示装置

[发明专利]一种全数字锁相环的快速锁定方法-CN200910184797.4有效
发明人：陈鑫;杨军;刘新宁;时龙兴;吴秀龙;张萌;邓晓莺 -专利权人：东南大学
申请日： 2009-08-14 - 公布日： 2010-02-03 - 主分类号： H03L7/08 文献下载
摘要：用于对设有包括鉴相鉴频器，时间数字转换器，数字滤波器，数控振荡器和分频器构成的全数字锁相环在短时间内锁定频率，其特征在于：通过设计的算法找到控制数控振荡器频率的一个控制字，受该控制字控制的数控振荡器输出的时钟经过分频后得到分频时钟，该分频时钟频率与参考时钟频率相近，然后基于鉴相鉴频器鉴出的参考时钟和分频时钟之间的相位差，来控制数控振荡器进行锁定；该全数字锁相环设有快速频率捕获和锁相两个环路，两个环路交替工作，首先由快速频率捕获环路完成频率捕获
一种数字锁相环快速锁定方法

[发明专利]存储器系统和存储器的控制方法-CN200810177670.5有效
发明人：藤冈伸也;江口康之 -专利权人：富士通微电子株式会社
申请日： 2008-11-20 - 公布日： 2009-06-24 - 主分类号： G11C7/10 文献下载
摘要：输出电路；第一控制单元，该第一控制单元包括耦合到存储器输入/输出电路并且根据第二电源电压操作的控制输入/输出电路；电压生成单元，该电压生成电路生成第二电源电压，并且根据电压调节信号来改变第二电源电压；时钟生成单元，该时钟生成单元生成时钟信号，并且根据时钟调节信号来改变时钟信号的频率；以及第二控制单元，该第二控制单元根据第一控制单元对半导体存储器的访问状态，来生成电压调节信号和时钟调节信号。
存储器系统控制方法

[发明专利]一种芯片内部时钟产生和差异性检测方法及电路-CN201610015131.6有效
发明人：廖裕民;郑天翼 -专利权人：福州瑞芯微电子股份有限公司
申请日： 2016-01-11 - 公布日： 2018-08-07 - 主分类号： H03L7/07 文献下载
摘要：本发明提供一种芯片内部时钟产生和差异性检测方法和装置，根据开关控制信号的控制将LVT、RVT、HVT三个反相器链分别连成环路，得到三个振荡环并产生振荡时钟，在固定时长内对振荡时钟进行计数，得到计数值；根据计数值和预设的DVFS映射表格进行判断,得到当前芯片最适合的电压和频率对应关系，即可以此对应关系对当前电压及当前最高时钟频率进行调整；且振荡时钟根据使用的需求作第一级多路选择，再和芯片的晶体振荡电路时钟作第二级多路选择
一种芯片内部时钟产生差异性检测方法电路

[发明专利]同源时序自适应方法、装置和芯片-CN201710080586.0有效
发明人：薛建林;何智;卢艳东 -专利权人：华为技术有限公司
申请日： 2017-02-15 - 公布日： 2020-10-09 - 主分类号： H03K5/135 文献下载
摘要：其中，装置包括：多相位产生器、边沿检测器、相位配置器和数据采样器；多相位产生器，用于根据时钟信号生成N个等差相位的相位时钟信号；边沿检测器，用于根据相位配置器配置的N个相位时钟信号对数据信号进行跳变沿检测，判断数据信号是否存在跳变沿；相位配置器，用于在边沿检测器确定数据信号存在跳变沿时，根据跳变沿对应的两个相位相邻的相位时钟信号确定采样时钟信号；数据采样器，用于根据相位配置器确定的采样时钟信号对数据信号进行采样
同源时序自适应方法装置芯片

[发明专利]多组TDI CMOS成像系统的同步控制方法-CN201810653648.7有效
发明人：余达;刘金国;周怀得;薛旭成;吕宝林;姜楠;李树军 -专利权人：中国科学院长春光学精密机械与物理研究所
申请日： 2018-06-22 - 公布日： 2021-05-04 - 主分类号： H04N5/232 文献下载
摘要：多组TDI CMOS成像系统的同步控制方法，涉及基于航天应用的多组TDI CMOS成像系统的同步控制方法，解决现有成像系统在进行成像控制时，存在采样亚稳态问题，本发明采用单个低频的晶振器分别经时钟分路器后再分别经外部的送入时钟倍频器与抖动清除器送入各成像单元；通过测试采样的亚稳态区域，通过调整时钟分频器复位信号的上升沿，从而保证控制信号采样的健壮性。通过低频时钟信号在成像控制器附近进行去抖动和倍频，避免高频时钟的幅度衰减和抖动的增加，从而保证高速串行数据的稳定可靠接收；通过测试采样的亚稳态区域，通过调整时钟分频器复位信号的上升沿，从而保证控制信号采样的健壮性
多组 tdi cmos 成像系统同步控制方法

[发明专利]一种时钟-CN201810811662.5有效
发明人：孔国琴;柯思昱 -专利权人：浙江安防职业技术学院
申请日： 2018-07-23 - 公布日： 2020-07-17 - 主分类号： G04B19/10 文献下载
摘要：本发明涉及一种时钟，包括时钟本体，时钟本体的同一侧设置有时针、分针和秒针，时钟本体上连接有罩盖，分针上同轴连接有第一传动轮，第一传动轮包括弧形定位部和齿形传动部，第二传动轮包括用于与弧形定位部抵触的凹形定位部和用于与齿形传动部啮合的齿形联动部，凹形定位部与齿形联动部间隙设置，抵触板上连接有复位机构，时钟本体上转动连接有与第二传动轮连接的环形联动机构，进入口上滑动连接有联动板，联动板与抵触板连接，每个进入口上连接有进水管，每个进水管内注入感温变色液，时钟本体上连接有中控装置，通液机构与中控装置电连接。
一种时钟

[发明专利]一种冗余监控网络时间同步的方法、装置以及设备-CN201810088589.3有效
发明人：叶笑夕;易凌鹰 -专利权人：郑州云海信息技术有限公司
申请日： 2018-01-30 - 公布日： 2019-10-18 - 主分类号： H04J3/06 文献下载
摘要：本发明公开了一种冗余监控网络时间同步的方法、装置、设备以及计算机可读存储介质，包括：判断第一监控网络是否处于正常工作状态；当所述第一监控网络处于正常工作状态且第二监控网络处于待机状态时，向所述第一监控网络发送时钟源设置参数，以便于所述第一监控网络根据所述时钟源设置参数设置自身时钟参数；通过所述第一监控网络与所述第二监控网络之间预设的通信链路，将所述第一监控网络获取的时钟源设置参数发送至所述第二监控网络，以便于所述第二监控网络根据所述时钟源设置参数设置自身时钟参数
监控网络设置参数时钟源计算机可读存储介质正常工作状态冗余监控时间同步时钟参数服务器监控待机状态发送时钟通信链路网络预设整机发送

[发明专利]睡眠模式省电方法、键盘控制电路以及三角式扫描键盘-CN200910135072.6有效
发明人：王鸿彬;李新洲 -专利权人：凌通科技股份有限公司
申请日： 2009-04-22 - 公布日： 2010-10-27 - 主分类号： G05B19/04 文献下载
摘要：本发明提供了一种睡眠模式省电方法、键盘控制电路以及三角式扫描键盘，所述方法适用于一三角式扫描键盘控制电路，其中所述三角式扫描键盘控制电路包括多个输入输出引脚，所述方法包括：提供一第一时钟信号源以及一第二时钟信号源，其中第二时钟信号源的频率远低于第一时钟信号源的频率；在正常模式时，根据该第一时钟信号源的频率，依序对上述输入输出引脚输出一扫描脉冲；以及在睡眠模式时，根据第二时钟信号源的频率，依序对上述输入输出引脚输出扫描脉冲
睡眠模式方法键盘控制电路以及三角扫描

[发明专利]液晶显示装置-CN201010155622.3有效
发明人：梅崎敦司 -专利权人：株式会社半导体能源研究所
申请日： 2010-03-26 - 公布日： 2010-09-29 - 主分类号： G09G3/36 文献下载
摘要：在由具有第一晶体管至第三晶体管以及第一信号线至第四信号线的多个脉冲输出电路而构成的驱动电路中，第一信号线供给有第一时钟信号，第二信号线供给有前级信号，第三信号线供给有第二时钟信号，第四信号线输出输出信号，第一时钟信号和第二时钟信号的占空比不同，并且使在第一时钟信号从L信号切换为H信号之后至第二时钟信号从L信号切换为H信号的期间、比前级信号从L信号切换为H信号的期间长。
液晶显示装置

[发明专利]防止液晶显示面板的GOA电路的错误输出的方法-CN201780000422.0有效
发明人：刘媛媛;王建军;王洪军;汪敏;马睿 -专利权人：京东方科技集团股份有限公司;合肥鑫晟光电科技有限公司
申请日： 2017-06-07 - 公布日： 2021-08-17 - 主分类号： G09G3/20 文献下载
摘要：所述方法包括向串联地级联的M组GOA单元中的每一组中的N个GOA单元分别提供N个时钟信号。时间顺序地从第一时钟信号到第N时钟信号输出N个时钟信号。所述方法还包括：对第一时钟信号的第一总脉冲数量和第N时钟信号的第二总脉冲数量进行计数；将它们中的每一个与M进行比较；以及基于第一总脉冲数量和第二总脉冲数量中的至少一个小于M的判定而产生复位信号。
防止液晶显示面板 goa 电路错误输出方法

[发明专利]时钟校准方法和装置-CN201710661980.3有效
发明人：余国华;王从余 -专利权人：华为技术有限公司
申请日： 2017-08-04 - 公布日： 2022-02-18 - 主分类号： H04W56/00 文献下载
摘要：本申请实施例公开了通信网络的一种时钟校准方法和装置。所述方法包括：待校准的网元向基准网元发起两次时间同步，记录所述两次时间同步的第一、第二消息的时间戳信息，确定所述第一、第二消息的时间戳信息的大小关系，调整所述待校准网元的时钟晶振计数值实现时钟校准。必要时多次重复所述时间同步过程，选取所述第一、第二消息的环回时延之差的绝对值较小的所述时间同步过程，依据所述选取过程的第一、第二消息的时间戳信息之差的算术平均值调整时钟晶振计数值。该时钟校准方法与装置不仅可以省去外部时钟的开销，还可以消除时延抖动影响，进而达到提高语音MOS值，改善数据丢包情况的效果。
时钟校准方法装置

[发明专利]一种分布式并发加速测试技术与平台的构建方法-CN201811041182.1有效
发明人：杨顺昆;苟晓冬;黄婷婷;边冲;刘文静;姚琪;谢钰姝 -专利权人：北京航空航天大学
申请日： 2018-09-07 - 公布日： 2020-08-25 - 主分类号： G06F11/34 文献下载
摘要：本发明提供一种分布式并发加速测试技术与平台的构建方法，其步骤如下：1、部署硬件环境；2、确定测试任务；3、约束量化及控制；4、负载配置；5、制定时钟同步策略；6、测试执行及本地分析；7、测试结果汇总分析；通过上述步骤，完成了对分布式并发加速测试技术与平台的构建；制定约束控制规则以模拟待测软件实际的运行环境，提出全局时钟、节点时钟以及任务时钟等三种时钟同步策略以保证测试系统的时钟同步，在满足并发需求及测试进度的基础上充分考虑测试节点的负载能力实现负载均衡
一种分布式并发加速测试技术平台构建方法

[发明专利]2oo3冗余结构下的操作系统时钟同步方法、系统-CN201811152178.2有效
发明人：李翔;包晟临;马倩;朱伟杰 -专利权人：华东计算技术研究所（中国电子科技集团公司第三十二研究所）
申请日： 2018-09-29 - 公布日： 2020-04-24 - 主分类号： H04J3/06 文献下载
摘要：本发明提供了一种2oo3冗余结构下的操作系统时钟同步方法、系统，其特征在于，包括：延时获取步骤：分别将节点网络中每个节点与节点网络中的其余节点进行一次通讯，获取每个节点与节点网络中的其余节点的通讯延时；节点划分步骤：根据获取的每个节点与其余节点的通讯延时，计算每个节点与其余节点的平均通讯延时，选取一个平均通讯延时最小的节点作为主时钟节点，将节点网络中的其余节点作为从时钟节点；节点同步步骤：建立同步网络，将从时钟节点与主时钟节点同步。发明所建立的时钟同步网络可以覆盖2oo3冗余结构，可自主维护网络中各节点，可以进行添加、删除节点或链路等操作。可以根据不同的网络负载和物理结构进行调整。
oo3 冗余结构操作系统时钟同步方法系统