专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1772801个,建议您升级VIP下载更多相关专利
  • [发明专利]一种数字电路能耗优化方法-CN202210470972.1在审
  • 葛晓虎;邝家月 - 华中科技大学
  • 2022-04-28 - 2022-08-09 - G06F30/337
  • 本发明公开了一种数字电路能耗优化方法,结合数字电路中的能耗主要来源于动态能耗,而动态能耗由数字电路的翻转率主导的特点,考虑到数字电路的翻转率与实际输入数据序列密切相关,根据输入数据序列的概率分布估计数字电路的翻转率,作为判断数字电路的能耗大小的依据。通过分析数据序列的概率分布,能够对数字电路的能耗做出准确的估计,为优化数据序列的运算顺序提供了数据依据,通过实时估计数字电路输入数据序列不同运算顺序时的翻转率,动态优化数据序列的运算顺序,从而降低数字电路的能耗
  • 一种数字电路能耗优化方法
  • [发明专利]一种时序逻辑数字电路的设计方法-CN200310121721.X无效
  • 曾烈光;金德鹏;刘昭 - 清华大学
  • 2003-12-19 - 2004-12-08 - H03K19/00
  • 本发涉及一种时序逻辑数字电路的设计方法,属于数字电路设计技术领域。本方法首先设时序逻辑数字电路中共有s种状态,向时序逻辑数字电路输入的条件共有m种,时序逻辑数字电路的动作有p种;建立用以描述上述s种状态中的任意两种状态之间转移的索引表;建立状态、动作与条件之间的索引表本发明方法的优点是:将已有数字电路系统中的串行状态机转化为并行状态机,使其适应数字电路系统中的并行技术,利用本发明方法可以高效,准确地设计时序逻辑数字电路
  • 一种时序逻辑数字电路设计方法
  • [发明专利]基板噪声分析-CN200610007624.1有效
  • 拉耶瓦·穆尔加;苏博德·M·雷迪;三由贵史;堀江健志;迈赫迪·B·塔胡瑞 - 富士通株式会社
  • 2006-02-15 - 2006-08-23 - G06F17/50
  • 在一个实施例中,一种用于分析基板噪声的方法包括将静态定时分析(STA)算法应用于对数字电路的描述的步骤。该STA算法的应用生成了与该数字电路中的一个或更多个门有关的定时信息。该方法还包括将电流波形生成(CWG)算法应用于对该数字电路的描述、与该数字电路中的一个或更多个门有关的定时信息以及对该数字电路中的开关活动的描述的步骤。CWG算法的应用生成了电流波形。该方法还包括根据对数字电路的描述、所述电流波形以及与该数字电路相关联的封装的模型生成该数字电路的用于仿真的简化模型(RM)的步骤。对该数字电路的RM的仿真生成了对与该数字电路相关联的基板中的噪声的表示。
  • 噪声分析
  • [发明专利]一种数字电路实验系统及方法-CN201810727456.6有效
  • 黎想;李宏;杨贤帅;胡欣瑜 - 宁波大学
  • 2018-07-05 - 2020-08-07 - G09B23/18
  • 本发明公开了一种数字电路实验系统和方法,该数字电路实验系统中设置核心控制模块、数据缓存模块、液晶显示模块、按键控制模块、实验控制模块和存储模块,存储模块中预存有数字电路实验设计教学中所有的数字电路实验项目对应的信息,在进行数字电路实验设计时,学生先在FPGA可编程目标板上生成对应的数字电路,然后通过核心控制模块对数字电路的各项功能进行评判,得到实验评判结果;优点是可以自动评判数字电路实验设计的实验结果的准确性,提高了判定效率高
  • 一种数字电路实验系统方法
  • [发明专利]测试数字电路的方法、装置和产品-CN201610237561.2有效
  • D·雅凯;D·菲安 - 意法半导体(格勒诺布尔2)公司
  • 2016-04-15 - 2019-07-26 - G01R31/28
  • 本发明的各个实施例涉及测试数字电路的方法、装置和产品。一种数字电路包括:将数据加载到该数字电路中以及将数据从该数字电路卸载的扫描链,耦合到该扫描链并当指示该数字电路的预测试状态的数据经由该扫描链从该数字电路卸载时基于该数据生成第一数字签名的校验电路装置。当测试完成时,该数据经由该扫描链再存储到该数字电路。当该数据加载到该数字电路中时,该校验电路装置生成第二数字签名。将该第一数字签名与该第二数字签名进行比较,以验证该过程的完整性。
  • 测试数字电路方法装置产品

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top