“可重构存算”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4772140个，建议您升级VIP下载更多相关专利

[发明专利]基于可重构存算芯片的计算结构、硬件架构及计算方法-CN202110555316.7有效
发明人：耿云川;陈巍;陶嘉;尚会滨;江博;李冰倩 -专利权人：千芯半导体科技（北京）有限公司
申请日： 2021-05-21 - 公布日： 2021-09-14 - 主分类号： G06F15/78 文献下载
摘要：本发明提供了一种基于可重构存算芯片的计算结构、硬件架构及计算方法，设置主可重构存算芯片和至少一个从可重构存算芯片，其中主可重构存算芯片上设置有至少一个第一高速串行收发器，各从可重构存算芯片上分别设置有第二高速串行收发器，主可重构存算芯片和各从可重构存算芯片之间通过第一高速串行收发器以及第二高速串行收发器连接，从而实现主可重构存算芯片和从可重构存算芯片间的数据交换与路由。本发明提高了主可重构存算芯片和从可重构存算芯片间的通信速率，而且器件引脚数较少，降低了板空间要求，从而便于印刷电路板PCB布线。
基于可重构存算芯片计算结构硬件架构计算方法

[发明专利]面向存算的全局可重构模数转换方法及电路-CN202310073171.6在审
发明人：虞致国;黄合磊;许鑫;孙一;顾晓峰 -专利权人：江南大学
申请日： 2023-02-03 - 公布日： 2023-05-30 - 主分类号： H03M1/38 文献下载
摘要：本发明公开了面向存算的全局可重构模数转换方法及电路，属于集成电路技术领域。为了解决现有的可重构模数转换器面积过大的问题，实现可重构功能的同时减小面积开销，本发明的面向存算的可重构模数转换器包括：可重构全局参考电压产生电路和本地模数转换电路；针对存算阵列中ADC的阵列式应用特点，将实现可重构功能的参考电压产生电路设计成全局复用。模数转换采用开关电容电路实现，避免大量电容带来的面积消耗，提高了存算一体芯片的计算密度。同时，结合逐次逼近的转换策略，实现了较高的转换速度，满足存算一体技术更高算力的需求。
面向全局可重构模数转换方法电路

[发明专利]存算一体单元及逻辑功能可重构的存算一体电路-CN202111471864.8在审
发明人：崔岩;罗军;杨美音;许静 -专利权人：中国科学院微电子研究所
申请日： 2021-12-02 - 公布日： 2022-03-25 - 主分类号： H03K19/20 文献下载
摘要：本发明提供一种逻辑功能可重构的存算一体电路，该电路包括：级联的输入级和N级输出级，输入级包括2N个STT‑MTJ，之后每级的STT‑MTJ数量均为其前一级STT‑MTJ数量的一半，位于前一级的两个STT‑MTJ与后一级的一个STT‑MTJ构成两输入单输出的存算一体单元，通过不同的配置条件，每个两输入单输出的存算一体单元，用于实现“与非”、“或非”、“与”和“或”四种逻辑本发明能够在同一电路架构下实现数据存储和逻辑计算，且可以实现不同逻辑功能重构。
一体单元逻辑功能可重构电路

[发明专利]一种存算FPGA架构-CN202210624457.4在审
发明人：黄科杰;李永根;沈海斌;范继聪;徐彦峰 -专利权人：浙江大学;中国电子科技集团公司第五十八研究所
申请日： 2022-06-02 - 公布日： 2022-11-25 - 主分类号： G11C11/413 文献下载
摘要：本发明公开了一种存算FPGA架构。用于取代部分逻辑功能块的存算核、存储块、逻辑功能块按照行列阵列排布，以岛型架构布置；存算核中，有行列阵列排布的SRAM，SRAM存储一位数据，地址译码电路各输出端和SRAM阵列的各行连接，写控制电路各输出端和本发明实现了在FPGA上完成存内计算，既利用FPGA的并行性和可重构性的优势使得的设计支持多种网络的映射，又能利用存内计算技术减少数据的搬移从而进一步降低计算功耗。
一种 fpga 架构

[发明专利]一种人工神经元晶体管及其制备方法-CN202310288477.3在审
发明人：李昀;李龙飞;王启晶;施毅 -专利权人：南京大学
申请日： 2023-03-23 - 公布日： 2023-06-23 - 主分类号： H10K10/46 文献下载
摘要：本发明公开了一种集成神经形态以及可重构逻辑存算功能的人工神经元晶体管及其制备方法，顺序地在亲水处理后的Si衬底上生长电解质层、超薄铁电层、聚合物介电层和有机半导体层，然后利用非侵入性金膜转移工艺将金膜转移到电解质层上作为栅极本发明的人工神经元晶体管利用铁电偶极子与电解质离子的界面耦合以及多平面栅的器件结构，可以完成多种神经形态的计算并适用于人工神经网络的搭建以实现目标的识别，同时在多栅极的有效调控下能够在单一器件中完成与逻辑和或逻辑的运算以及数据的存储，可以用于构建集存算于一体的可重构硬件系统
一种人工神经元晶体管及其制备方法

[发明专利]一种读写可重构的忆阻器存算一体系统-CN202310673208.9在审
发明人：杨玉超;岳文硕;张腾;杨振;杨宇翔 -专利权人：北京大学
申请日： 2023-06-08 - 公布日： 2023-09-12 - 主分类号： G11C13/00 文献下载
摘要：本发明公开了一种读写可重构的忆阻器存算一体系统，包括由M×N个1T1R结构单元组成的忆阻器阵列，每一列设置一条字线WL和一条源线SL，每一行设置一条位线BL，WL与SL平行，而BL与WL和SL垂直；在1T1R结构单元中，晶体管的源端连接SL，栅极连接WL，忆阻器的一端连接晶体管的漏端，另一端连接BL；阵列读出数据既可以从BL端输出，也可以从SL端输出，具有可重构性。该忆阻器存算一体系统可以有效防止阵列操作过程中所施加电压超过晶体管额定电压；结合本发明的操作方式，在对阵列进行读写时可以有效防止串扰与漏电，可以在无漏电情况下进行批量Forming/Set/Reset操作
一种读写可重构忆阻器存算一体系统

[发明专利]一种可重构计算系统、方法、终端设备以及存储介质-CN202210436073.X有效
发明人：刘曼;张奇惠;王立峰 -专利权人：广州万协通信息技术有限公司
申请日： 2022-04-25 - 公布日： 2022-08-30 - 主分类号： G06F15/78 文献下载
摘要：本发明实施例公开了一种可重构计算系统、方法、终端设备以及存储介质，可重构计算系统，包括缓存模块、算法拆分模块、基础算核模块、可重构逻辑模块以及逻辑配置模块；本发明实施例由算法拆分模块将待计算的目标算法公式拆分成多个目标子算法公式并输入到对应的基础算核模块中，逻辑配置模块则根据目标算法公式，对可重构逻辑模块的计算规则进行配置，并将可重构逻辑模块与对应的基础算核模块相连接，通过基础算核模块和可重构逻辑模块之间的配合，实现对目标算法公式的计算。
一种可重构计算系统方法终端设备以及存储介质

[发明专利]一种电荷共享存内计算装置-CN202210658942.3有效
发明人：乔树山;史万武;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-06-13 - 公布日： 2022-09-02 - 主分类号： G11C11/413 文献下载
摘要：本发明涉及一种电荷共享存内计算装置，涉及存内计算领域，包括存算单元阵列和位线耦合模块；存算单元阵列包括两列四行的存算单元，各存算单元包括一个反相器和一个存储单元，各反相器的输入端连接对应存储单元的权重存储节点，第一列存算单元的反相器的输出端均与位线BL连接，第二列存算单元的反相器的输出端均与位线BLB连接，第一列存算单元的位线BL和位线BL之间通过开关连接，第二列存算单元的位线BL和第二列存算单元的位线BLB之间通过开关连接；位线耦合模块包括耦合电容，各列位线上均设置一个电容；位线耦合模块用于将第二列存算单元的位线BL和位线BLB中累计电压高的电压值输出。本发明扩大了可量化电压范围。
一种电荷共享计算装置

[发明专利]一种可重构计算阵列及构建方法-CN201110138138.4有效
发明人：邬江兴;罗兴国;曹伟;斯雪明;张兴明;祝永新;庞建民;雷咏梅;张铮;张帆;祝卫华;刘超;李弋;陈韬;齐宁;倪明;王伶俐;谢光伟;魏晓;谈满堂 -专利权人：上海红神信息技术有限公司;中国人民解放军信息工程大学
申请日： 2011-05-26 - 公布日： 2012-11-28 - 主分类号： G06F15/80 文献下载
摘要：本发明公开了一种可重构计算阵列及构建方法，包括：预设个数的单核和互连模块，其中任意一个单核包括：可重构计算模块、可重构存储模块、可重构控制逻辑模块和配置模块，可重构计算模块、可重构存储模块和可重构控制逻辑模块参照某一应用集合所包含的基础算核集的硬件结构构建，预设个数的单核能够支持应用集合所包含的全部基础算核，互连模块参考应用集合内各应用基于基础算核集的硬件实现，对预设个数的单核进行互连。本发明实施例公开的可重构计算阵列实现了直接映射应用算法的硬件结构的目的，提高了应用的处理效率。并且，由于阵列自身的可重构性，使得硬件结构可以灵活的对应各个应用，提高了阵列的灵活性。
一种可重构计算阵列构建方法

[发明专利]一种基于可重构碟算单元的运算结果快速校验系统-CN202010332095.2有效
发明人：宋宇鲲;王正茂;张多利;唐旭;李桢旻;杜高明 -专利权人：合肥工业大学
申请日： 2020-04-24 - 公布日： 2023-03-14 - 主分类号： G06F17/14 文献下载
摘要：本申请公开了一种基于可重构碟算单元的运算结果快速校验系统，包括：第一数据选择单元的输入端连接于DSP芯片的输入端和可重构碟算单元的输出端，第一数据选择单元的输出端连接于存储器的输入端和第二数据选择单元的输入端；第二数据选择单元的输入端还连接于存储器的输出端，第二数据选择单元的输出端连接于可重构碟算单元的输入端；控制器向可重构碟算单元发送重构运算指令；可重构碟算单元计算输入数据的第一校验值和输出数据的第二校验值
一种基于可重构碟算单元运算结果快速校验系统

[发明专利]一种可提高动画制作流程效率的插件-CN201910536526.4有效
发明人：王世勇 -专利权人：武汉两点十分文化传播有限公司
申请日： 2019-06-20 - 公布日： 2023-08-11 - 主分类号： G06T13/00 文献下载
摘要：本发明涉及动画与解算特效技术领域，本发明公开了一种可提高动画制作流程效率的插件，可提高动画制作流程效率的插件，包括存取动力学设置系统，所述存取动力学设置系统与Maya插件生成模块的输入端连接，且Maya插件生成模块的输出端与动力链骨骼控制系统、解算系统、实时预览系统的输入端连接,并且重构了Maya本身的按键功能模块动力链骨骼控制系统，实时预览系统具体包括预览函数，所述预览函数是指获取当前动画文件的时间和时长,并传输到上述函数生成的解算器里,利用Maya自带的预览功能进行自动预览,解算之后再重置回之前的时间设置。本发明解决了动画与解算特效之间的耦合性,并且可以针对项目和角色存读预设值,制作流程变得更加效率和平顺。
一种提高动画制作流程效率插件

[发明专利]基于高性能可重构弹性计算的AI超级计算机-CN201910350877.6有效
发明人：向志宏;杨延辉;吴君安 -专利权人：北京美联东清科技有限公司
申请日： 2019-04-28 - 公布日： 2023-07-25 - 主分类号： G06F15/78 文献下载
摘要：一种基于高性能可重构弹性计算的AI超级计算机。在实施例中，该超级计算机包括：机器感知机；可重构计算单元RPU阵列，在配置信息的控制下，基于可重构数据执行AI超算的可重构数据计算；机器行为器；基于可重构计算的高性能弹性计算主控系统，连接机器感知机和机器行为器、可重构计算单元阵列；基于可重构计算的高性能弹性连接系统，在控制信息的控制下连接高性能弹性计算主控系统和RPU阵列；基于可重构弹性计算的AI超算编译系统，用于将应用程序编译生成主控制器的控制码、HEC_Link本说明书实施例可以实现更强的算力部署、更多的并行计算、以及同时执行多种不同的任务。
基于性能可重构弹性计算 ai 超级计算机

[发明专利]一种存算方法及存算系统-CN202310789155.7在审
发明人：葛源 -专利权人：联想（北京）有限公司
申请日： 2023-06-29 - 公布日： 2023-08-29 - 主分类号： G11C13/00 文献下载
摘要：本申请公开了一种存算方法及存算系统，存算方法应用于电子设备的编码模块，包括：接收脉冲信号，其中，脉冲信号包括操作指令和操作信息；响应于操作指令，触发存算设备以及将操作信息传输给存算设备，以使存算设备对操作信息进行处理；其中，存算设备与编码模块连接，存算设备包括多个存算单元，每个存算单元包括多个呈交叉阵列分布的自旋忆阻器。本申请通过电子设备的编码模块响应操作指令，以控制存算设备对操作信息进行处理，并且，存算设备包括多个存算单元，每个存算单元包括多个呈交叉阵列分布的自旋忆阻器，由此，存算设备能够实现存储、计算以及读取等功能，有效地解决了存算分离机制导致的局限性的问题。
一种方法系统

[发明专利]算力网动态重构方法和伺服装置-CN202210594756.8在审
发明人：程启月;傅宇龙 -专利权人：量子科技长三角产业创新中心
申请日： 2022-05-27 - 公布日： 2022-09-20 - 主分类号： H04L41/12 文献下载
摘要：本发明涉及计算机技术领域，提供一种算力网动态重构方法和伺服装置，该方法包括：根据各子网络对应的拓扑结构特征信息参数确定各新增网络节点的微观态总数，根据各新增网络节点的直接联系数、跨区联系数以及微观态总数，确定拓扑结构的微状态概率；根据微观态概率确定各新增网络节点重构熵以及总重构熵；根据微观态总数确定各新增网络节点的最大重构熵，并根据总重构熵以及最大重构熵确定极小重构熵；根据极小重构熵确定各新增网络节点的最优契合度，根据最优契合度进行算力网动态重构；基于此算法提供一种伺服装置，实现了算力网在动态过程可重构可编排。本发明实现了“在网计算”优化网络架构，提高了算力网重构的可靠性和在线编排效率。
算力网动态方法伺服装置

[发明专利]一种支持指令广播的存算架构FPGA-CN202310771719.4在审
发明人：单悦尔;徐彦峰;范继聪 -专利权人：无锡中微亿芯有限公司
申请日： 2023-06-27 - 公布日： 2023-09-19 - 主分类号： G06F15/78 文献下载
摘要：本申请公开了一种支持指令广播的存算架构FPGA，涉及FPGA技术领域，该FPGA中位于同一个子区域内的资源模块实现一个存算单元，针对各个存算单元执行相同的运算操作的应用场景，每个存算单元包含处理器和本地数据存储但无需单独设置指令存储，FPGA内单独形成一个由多个存算单元共用的指令存储，指令存储中的存算指令以广播形式传送给各个存算单元的处理器，使得各个存算单元的处理器可以执行存算指令并按照各自的数据进行运算，多个存算单元可以并行同步完成一项存算指令相同的存算运算，且由于各个存算单元复用同一个指令存储，使得可以形成更多数量的存算单元，实现更多核的并行运算，以实现较高的数据处理效率和运算速度。
一种支持指令广播架构 fpga

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条