专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果4742774个,建议您升级VIP下载更多相关专利
  • [实用新型]发光微型-CN92237544.5无效
  • 周晓宏 - 华东工学院
  • 1992-10-24 - 1993-06-16 - G09B1/24
  • 本实用新型公开了一种发光微型器,它是在现有微型器的基础上增加一个带有电池的电池盒,位于两面阅读窗口边上的发光管和打开和关闭发光管的三通开关。该发光微型器与现有微型器相比,其最大的优点是既可在白天使用,又可在夜晚和阴暗处没有外界灯光的情况下使用,从而真正实现了随身携带随时使用的目的。该发光微型器适用于中小学生阅读、记忆和查阅课文,又适用于工作人员查找电话号码和邮政编码。
  • 发光微型存读器
  • [发明专利]一种访指令的执行装置-CN201210488826.8有效
  • 程旭 - 北京北大众志微系统科技有限责任公司
  • 2012-11-26 - 2013-04-03 - G06F12/02
  • 本发明披露了一种访指令的执行装置,其中,访指令在前端乱序执行阶段用访数据前递装置记录写指令包括的年龄信息及数据,并在执行指令时,通过访问该访数据前递装置获得相关写指令的数据作为指令前递的数据本发明在读指令重执行及过滤的基础上,提供了地址标识技术这一新机制,并采用实现指令重执行的过滤装置,实现推测式的快速访相关检测,同时采用指令重执行技术实现访相关违例检测,通过快速的推测式访数据前递来减少指令的执行延迟,从而大大优化指令执行性能。
  • 一种指令执行装置
  • [发明专利]一种访指令的执行方法-CN201210488813.0有效
  • 程旭 - 北京北大众志微系统科技有限责任公司
  • 2012-11-26 - 2013-04-03 - G06F12/02
  • 本发明披露了一种访指令的执行方法,包括:访指令在前端乱序执行阶段用访数据前递装置记录写指令包括的年龄信息及数据,并在执行指令时,通过访问该访数据前递装置获得相关写指令的数据作为指令前递的数据本发明在读指令重执行及过滤的基础上提供了地址标识技术这一新机制,并采用实现指令重执行的过滤装置,实现推测式的快速访相关检测,同时采用指令重执行技术实现访相关违例检测,通过快速的推测式访数据前递来减少指令的执行延迟,从而大大优化指令执行性能。
  • 一种指令执行方法
  • [发明专利]提高可靠性的SRAM存储单元-CN202110994581.5在审
  • 张海能 - 上海华虹宏力半导体制造有限公司
  • 2021-08-27 - 2021-11-30 - G11C11/419
  • 本申请涉及半导体集成电路制造技术领域,具体涉及一种提高可靠性的SRAM存储单元。该SRAM存储单元包括:锁电路,所述锁电路用于存储数据;写操作控制传输电路,所述写操作控制传输电路连接所述锁电路,用于对所述锁电路进行写操作,控制所述锁电路形成不同的数据状态;操作控制传输电路,所述操作控制传输电路连接锁电路输出端,用于对所述锁电路进行操作,读出所述锁电路的数据状态。
  • 提高可靠性sram存储单元
  • [发明专利]一种高性能DSP访流水线电路及其实现方法-CN201610627640.4有效
  • 胡孔阳;刘小明;郭二辉;刘玉;李泉泉;王媛 - 中国电子科技集团公司第三十八研究所
  • 2016-08-03 - 2019-06-04 - G06F13/16
  • 本发明涉及一种高性能DSP访流水线,包括:访地址计算模块,用于根据访指令形式产生多个有效地址;访地址冲突解决模块,用于判断多个地址的存储器访问冲突及确定地址发射排序;访请求发送模块;访请求接收模块;核间访请求发送模块,用于检测核间访请求,并将其发送出去;访数据回收模块,用于拼接发生冲突的多个地址在多周期后返回的数据;访数据输出模块,用于输出访数据。本发明以流水线形式实现数据SRAM的读写;流水线深度较短,仅为5级,即单指令执行需要5个时钟周期;核间访指令发送与接收模块可以实现两个DSP内核的紧耦合;访地址冲突解决方案可以实现最大的数据吞吐效率
  • 一种性能dsp流水线及其实现方法
  • [发明专利]卷积加速器、卷积处理方法、芯片及电子设备-CN202310215606.6在审
  • 靳馥华;孙猛;梁喆;马振强;胡文静 - 爱芯元智半导体(上海)有限公司
  • 2023-03-07 - 2023-06-23 - G06N3/0464
  • 本公开提出一种卷积加速器、卷积处理方法、芯片及电子设备,其中并行度为M的卷积加速器包括:P个卷积核运算模块;M个锁器组,每个锁器组包括N个锁器,每个锁器包括多个锁存单元;P个地址译码电路组,每个地址译码电路组对应一个卷积核运算模块;各锁存单元用于存储权重数据;P个地址译码电路组分别用于从各锁存单元中获取权重数据,并将权重数据发送至对应的卷积核运算模块;P个卷积核运算模块分别用于获取图数据,并对图数据和对应的地址译码电路组发送的权重数据进行运算采用锁器存储权重数据,降低了后端的布局布线的难度,且器的功耗远低于SRAM的功耗,从而降低了卷积处理过程的功耗。
  • 卷积加速器处理方法芯片电子设备
  • [发明专利]缓存数据方法、装置、设备和介质-CN202310193368.3在审
  • 金剑;张双林 - 中科驭数(北京)科技有限公司
  • 2023-02-28 - 2023-06-27 - G06F13/16
  • 本公开实施例提供一种缓存数据方法、装置、设备和介质。缓存数据方法包括:响应于接收到待缓存数据,将待缓存数据顺次分切为至少两块第一碎片数据;以时分复用的方式,将第一碎片数据依次写入到至少两个存储块的第一存储颗粒中,并使写入到各个第一存储颗粒中的第一碎片数据互不相同因为是采用时分复用的方式进行碎片数据的,并且一个完整数据对应的碎片数据存储在不同的存储块中,所以在一个完整数据读过程中,可以实现多个数据的,进而可以降低在大量缓存数据任务执行过程中的读写时间开销
  • 缓存数据方法装置设备介质
  • [发明专利]非易失性存储器装置及其方法-CN201610984661.1有效
  • 朴商秀;朴俊泓;沈烔教 - 三星电子株式会社
  • 2016-11-09 - 2021-04-23 - G11C16/26
  • 该非易失性存储器装置包括:包括多个存储器单元的单元阵列、包括多个锁集的页缓冲器和控制逻辑。页缓冲器通过位线连接至单元阵列。锁集分别被构造为通过位线从存储器单元中的所选择的存储器单元中感测数据。锁集分别被构造为执行多次操作,以确定一个数据状态。锁集分别被构造为存储操作的结果。控制逻辑被构造为控制页缓冲器,以使得锁集按次序分别存储操作的结果,以将存储在锁集中的数据彼此比较,以及基于比较结果选择锁集中的一个锁集。
  • 非易失性存储器装置及其方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top