“双位线”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果817127个，建议您升级VIP下载更多相关专利

[发明专利]一种定位双位线桥接的方法-CN201510131880.0有效
发明人：李桂花;仝金雨;刘君芳;郭伟;李品欢 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2015-03-24 - 公布日： 2018-06-26 - 主分类号： H01L21/66 文献下载
摘要：本发明涉及半导体制造技术领域，尤其涉及一种定位双位线桥接的方法，通过增加一载体硅片，将双位线中的一根位线与载体硅片连接，然后对双位线进行逐段切割，根据位线的图像的明亮暗淡程度判断双位线桥接的位置，通过采用本发明的技术方案，快速高效实现了双位线桥接的定位，有效克服了传统双位线桥失效位置定位的耗时问题和容易损坏微弱的桥的问题。
双位线桥硅片位线半导体制造技术程度判断高效实现失效位置逐段耗时切割明亮图像

[发明专利]用于双端口RAM的伪差分读方案-CN201410052592.1在审
发明人：陈刚;郭靖;王一奇;林宏国 -专利权人：辉达公司
申请日： 2014-02-14 - 公布日： 2015-08-19 - 主分类号： G11C11/413 文献下载
摘要：用于双端口RAM的伪差分读方案。存储器读系统包括具有多个双端口存储单元的存储器列，双端口存储单元由分开的读字线和组织成上部和下部读位线部分的读位线结构所控制。此外，存储器读系统还包括耦连到读位线结构的伪差分存储器读单元，其中上部和下部读位线部分分别控制相应上部和下部局部位线以提供用于存储器列的全局位线。还包括读取存储器的方法。
用于端口 ram 伪差分读方案

[外观设计]双位线盒-CN202230153871.2有效
发明人：郑志强;林静宇;蔡城;罗乐贤;杜顺钊 -专利权人：广东雄塑科技集团股份有限公司
申请日： 2022-03-23 - 公布日： 2022-06-21 - 主分类号： 13-03 文献下载
摘要：1.本外观设计产品的名称：双位线盒。2.本外观设计产品的用途：用于电线安装。3.本外观设计产品的设计要点：在于形状。4.最能表明设计要点的图片或照片：立体图。
双位线盒

[发明专利]半导体器件-CN201710271669.8有效
发明人：森下泰之 -专利权人：瑞萨电子株式会社
申请日： 2017-04-24 - 公布日： 2023-06-23 - 主分类号： H01L27/04 文献下载
摘要：该半导体器件包括：第一数字电路和第二数字电路；分别对应于第一数字电路和第二数字电路设置的第一接地电位线和第二接地电位线；第一模拟电路和第二模拟电路；分别对应于第一模拟电路和第二模拟电路设置的第三接地电位线和第四接地电位线；第一双向二极管组，设置在第一接地电位线和第二接地电位线之间；第二双向二极管组，设置在第三地电位线和第四地电位线之间；和第三双向二极管组，设置在第一接地电位线和第三接地电位线之间。第三双向二极管组中的双向二极管的级数大于包括在第一双向二极管组和第二双向二极管组中的每个双向二极管组中的双向二极管的级数。
半导体器件

[发明专利]存储装置-CN201510750357.6有效
发明人：李智 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2015-11-06 - 公布日： 2019-04-26 - 主分类号： G11C7/10 文献下载
摘要：一种存储装置，包括：位线、参考电路、参考位线、充电单元、双端灵敏放大器和呈阵列排布的存储单元。本发明在存储装置中设置负载电容大于任一存储单元电容负载的参考电路。在读取操作时，与待读取的存储单元连接的位线以及参考位线均被充电单元充电至第一预设电压。待读取的存储单元在位线充电至第一预设电压后，根据其存储的数据下拉位线的电压；参考电路在满足下拉条件时下拉参考位线上的电压。双端灵敏放大器根据与待读取的存储单元连接的位线上电压和参考位线上电压的相对大小输出数据信号。本发明中的双端灵敏放大器直接比较电压变化的大小实现数据的读取，无需在布局中设置电流源以提供参考电流，得以简化布局设计。
存储装置

[发明专利]用于快闪存储器的双位线读出电路和读出方法-CN201410743255.7有效
发明人：權彞振;倪昊;郁红;于春天 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-12-08 - 公布日： 2019-10-25 - 主分类号： G11C16/26 文献下载
摘要：本发明提供一种用于快闪存储器的双位线读出电路和读出方法。所述双位线读出电路包括第一主单元阵列、第二主单元阵列、参考偏压产生单元、感测放大器和输出单元。其中，两个主单元阵列均不包括参考位线并且不共享字线；当两个主单元阵列中的一个的字线使能时，另一个的字线禁用，并且其各自的主位线同时使能；参考偏压产生单元为两个主单元阵列的主位线施加电压；感测放大器对两个主单元阵列的主位线中的电流进行比较本发明所提供的用于快闪存储器的双位线读出电路和读出方法不包括参考位线及其相关处理，使得读取更容易，并且读出的数据更精确。
用于闪存双位线读出电路方法

[发明专利]包括双极晶体管存取装置的电阻式存储器-CN200710187511.9有效
发明人：克劳斯·奥芬格;托马斯·哈普;托马斯·尼尔希 -专利权人：奇梦达北美公司;因芬尼昂技术股份公司
申请日： 2007-11-21 - 公布日： 2008-05-28 - 主分类号： G11C11/56 文献下载
摘要：一种存储器，包括第一双极晶体管、第一位线、和连接在第一双极晶体管的集电极和第一位线之间的第一电阻式存储元件。存储器包括第二位线、连接在第一双极晶体管的发射极和第二位线之间的第二电阻式存储元件、以及连接至第一双极晶体管的基极的字线。
包括双极晶体管存取装置电阻存储器

[发明专利]集成电路及其设计方法-CN202210718866.0在审
发明人：韩相信;金兑衡 -专利权人：三星电子株式会社
申请日： 2022-06-23 - 公布日： 2022-12-30 - 主分类号： G11C11/408 文献下载
摘要：一种集成电路包括：双端口静态随机存取存储器(SRAM)单元，包括多个晶体管；位线对，连接到双端口SRAM单元，该位线对包括在第一方向上彼此间隔开并在垂直于第一方向的第二方向上延伸的第一位线和第二位线；电源线组，包括多条电源线，所述多条电源线在第一方向上彼此间隔开、在第一方向上与位线对间隔开并在第二方向上延伸，该电源线组配置为将电压施加到双端口SRAM单元；以及第一字线，提供在第一位线和第二位线之间并且连接到双端口
集成电路及其设计方法

[发明专利]一种位级双口非易失性静态随机存取存储器及其实现方法-CN201110357043.1有效
发明人：亢勇;陈邦明 -专利权人：上海新储集成电路有限公司
申请日： 2011-11-11 - 公布日： 2012-04-11 - 主分类号： G11C16/06 文献下载
摘要：本发明公开了一种位级双口非易失性静态随机存取存储器，包括双口非易失性静态存储单元阵列、字线译码器、位线译码器、预充电电路、多路选择器、读电路与写电路；双口非易失性静态存储单元阵列通过通常读写字线、存储和恢复控制字线与字线译码器连接，双口非易失性静态存储单元阵列通过位线、反位线与位线译码器、预充电电路连接；多路选择器通过数据总线与位线译码器连接，读电路、写电路分别与多路选择器连接；双口非易失性静态存储单元阵列包括双口非易失性静态存储单元本发明位级双口非易失性静态随机存取存储器具有位级存储和恢复数据的能力，控制电路简单且使系统掉电后恢复时间大大缩短。
一种位级双口非易失性静态随机存取存储器及其实现方法

[发明专利]存储器及其获取方法、失效定位方法-CN201910250753.0有效
发明人：熊娇;李桂花;李辉;仝金雨;李品欢 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2019-03-29 - 公布日： 2021-03-23 - 主分类号： G11C29/12 文献下载
摘要：本发明提供一种存储器及其获取方法、失效定位方法，在将存储器芯片暴露至位线上的介质层之后，在介质层上形成两个衬垫，并将双位线失效的两条位线通过电连线分别连接到这两个衬垫上，这样，就单独将这两条失效的位线建立了热点分析的回路，这两个衬垫用于偏置热点分析时的电压，从而，可以抓取到热点，实现双位线失效的快速精确定位。
存储器及其获取方法失效定位

[发明专利]非易失半导体存储装置-CN02122812.4无效
发明人：龟井辉彦;金井正博 -专利权人：精工爱普生株式会社
申请日： 2002-06-04 - 公布日： 2003-02-12 - 主分类号： G11C11/4063 文献下载
摘要：以反向读出方式从双存储单元[i]中的一个存储元件读取数据时，字线WL1被设定于Vdd，控制栅CG[i+1]被设定于1.5V，控制栅CG[i]被设定于覆写电压(例如3V)。位线BL[i+1]设为0V，位线BL[i]连接至读出放大器。这时，为了确保连接于双存储单元[i]漏极的位线BL[i]中流过电流，将其途中的位线选择晶体管的栅压BS0设定于高压(例如4.5V)。由于连接于双存储单元[i]源极的位线BL[i+1]的电压接近0V(数十至数百mV左右)，位线选择晶体管的背面栅极的影响小，该栅压BS1设于电源电压Vdd。
非易失半导体存储装置

[发明专利]双浅沟道隔离的双极型晶体管阵列的制造方法-CN200810041516.5有效
发明人：张挺;宋志棠;万旭东;刘波;封松林;陈邦明 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2008-08-08 - 公布日： 2009-01-07 - 主分类号： H01L21/8222 文献下载
摘要：本发明涉及双浅沟道隔离(dual－STI)的双极型晶体管阵列的制造方法，其特征在于制造方法中，避免了选择性外延法，在第一导电类型的衬底上制造形成较深的STI，在STI的侧壁和底部均匀沉积含有易扩散的第二导电类型原子材料；去除沉积在STI槽口附近的含有易扩散的第二导电类型原子材料；退火使上述材料中的第二导电类型原子扩散到位线中，形成对位线的第二导电类型重掺杂；随后通过刻蚀将因第二导电类型原子扩散而相互连接的位线分隔开，使位线之间电学不导通；通过离子注入和光刻在上述独立位线上方形成独立的双极型晶体管，同一位线上的晶体管并用较浅的STI分隔开。本发明还包含基于上述双浅沟道隔离双极型晶体管选通的相变存储器的制造方法。
沟道隔离双极型晶体管阵列制造方法

[发明专利]非易失性半导体存储器-CN98114793.3无效
发明人：大中道崇浩;味香夏夫 -专利权人：三菱电机株式会社
申请日： 1998-06-17 - 公布日： 2004-06-23 - 主分类号： H01L27/115 文献下载
摘要：存储单元晶体管(MT)将其漏极与对应的副位线(SBL)连接。在编程工作中，将所选择的副位线(SBL)连接到编程主位线(PMBL1)上。在读出工作中，将所选择的副位线(SBL)与双极型晶体管(BT1)的基极连接，使所选择的存储单元晶体管的沟道电流作为基极电流流过。双极型晶体管(BT1)放大该基极电流，并控制渡过读出主位线(RMBL1)的电流。
非易失性半导体存储器

[发明专利]双分离栅快闪存储阵列的编程方法-CN201010203952.5有效
发明人：杨光军 -专利权人：上海宏力半导体制造有限公司
申请日： 2010-06-09 - 公布日： 2011-12-14 - 主分类号： G11C16/04 文献下载
摘要：一种双分离栅快闪存储阵列的编程方法，包括：将目标存储单元的中间电极充电至字线电压，将所述目标存储单元的第一存储位对应的控制栅极充电至控制栅编程电压，将其他控制栅极充电至控制栅预编程电压，所述控制栅编程电压大于所述控制栅预编程电压；将所有位线充电至位线预编程电压；在第一位线和第二位线之间形成电流，所述第一位线连接所述第一存储位的位线电极，所述第二位线连接所述目标存储单元的另一存储位的位线电极，并保持共用该位线的相邻列的存储单元连接的另一位线的电压与所述第二位线的电压一致本发明改善了双分离栅快闪存储阵列的编程质量。
分离闪存阵列编程方法

[发明专利]双位非易失快闪存储单元及其操作方法-CN200810165637.0无效
发明人：吴昭谊 -专利权人：旺宏电子股份有限公司
申请日： 2008-09-19 - 公布日： 2009-08-26 - 主分类号： G11C16/14 文献下载
摘要：本发明公开了一种双位非易失快闪存储单元及其操作方法，每一双位存储单元包含一第一位及一第二位。施加一参考电压至一第一位线及一第二位线，该第一位线是与每一双位存储单元的该第一位相关，该第二位线是与每一双位存储单元的该第二位相关。接着施加一控制启动电压于该第一位选择线及该第二位选择线，而每一位线分别与每一存储单元的该第一位及该第二位相关。施加每一位线操作电压于与每一双位存储单元相关的多个字线，其中该操作电压是介于14伏特至20伏特之间。
双位非易失快闪存单元及其操作方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条