“ram”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果7144个，建议您升级VIP下载更多相关专利

[发明专利]一种实现随机存储器封装的方法-CN200510105754.4有效
发明人：李小波 -专利权人：华为技术有限公司
申请日： 2005-09-27 - 公布日： 2006-10-25 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种实现RAM封装的方法，包括以下步骤：A、配置综合库中RAM库文件所描述RAM的RAM封装模板，生成包含至少一个记录的RAM文本文件；B、读取所述RAM文本文件中的记录，获取与所读取记录中RAM类型相对应的RAM封装模板，将该RAM封装模板中RAM名称、RAM深度和数据宽度分别修改为所读取记录中RAM的RAM名称、RAM深度和数据宽度。利用本发明，大大简化了对RAM进行封装的难度，降低了人力资源成本，并大大简化了仿真的工作量，能够最大化的实现RAM封装文件在各个项目中的共享。
一种实现随机存储器封装方法

[发明专利]一种存储单元和处理系统-CN201510489873.8在审
发明人：马骞;张灵燕;张瑛;杨洁伟 -专利权人：深圳市中兴微电子技术有限公司
申请日： 2015-08-11 - 公布日： 2017-02-22 - 主分类号： G06F12/02 文献下载
摘要：本发明实施例公开了一种存储单元，所述存储单元包括至少一个单比特存储结构；每个单比特存储结构包括四个随机存取存储器RAM，分别为第一RAM、第二RAM、第三RAM和第四RAM；两个读出端口分别为第一读出端口和第二读出端口；两个写入端口，分别为第一写入端口和第二写入端口；其中，第一读出端口分别与第一RAM和第二RAM连接，用于读取第一RAM和第二RAM中存储的数据；第二读出端口分别与第三RAM和第四RAM连接，用于读取第三RAM和第四RAM中存储的数据；第一写入端口分别与第一RAM和第三RAM连接，用于向第一RAM和第三RAM写入数据；第二写入端口分别与第二RAM和第四RAM连接，用于向第二RAM和第四RAM写入数据。
一种存储单元处理系统

[发明专利]一种Cache RAM与Retention RAM数据高速交换架构及其方法-CN202010117748.5有效
发明人：杨友才;张林;边海勃 -专利权人：大唐半导体科技有限公司
申请日： 2020-02-25 - 公布日： 2022-05-17 - 主分类号： G06F12/0831 文献下载
摘要：本发明公开了一种Cache RAM与Retention RAM数据高速交换架构及其方法，该架构包括：Cache模块包括Cache RAM，用于对数据进行缓存；Retention RAM，用于在系统休眠时，进行数据的缓存；数据交换控制器包括第一RAM端口和第二RAM端口；第一RAM端口与Cache RAM相连，用于实现数据交换控制器与CacheRAM之间的数据传输；第二RAM端口与Retention RAM相连，用于实现数据交换控制器与Retention RAM间的数据传输。该方法包括：数据从Cache RAM换出时：数据交换控制器发起对Cache RAM进行读操作，数据依次通过第一RAM端口和第二RAM端口输入Retention RAM中；数据换入Cache RAM时：数据交换控制器发起对Retention RAM进行读操作，数据依次通过第二RAM端口和第一RAM端口输入Cache RAM中。
一种 cache ram retention 数据高速交换架构及其方法

[发明专利]基于FPGA的多指节机器人控制系统及其控制方法-CN201310361887.2有效
发明人：刘霖;张峰;刘文聪;郭涛;杨先明;陈镇龙;罗颖;宋昀岑;刘娟秀 -专利权人：电子科技大学
申请日： 2013-08-19 - 公布日： 2013-12-04 - 主分类号： B25J9/16 文献下载
摘要：本发明公开了一种基于FPGA的多指节机器人控制系统及其控制方法，包括整套运动控制端、指令解析模块以及RAM控制组；整套运动控制端与指令解析模块电通信连接，RAM控制组包括有RAM大动作和RAM轴；RAM大动作接收并储存来自于指令解析模块中相对应的RAM指令，RAM大动作的RAM指令用于控制相对应的大动作运动操作；RAM轴接收并储存来自于指令解析模块中相对应的RAM指令，RAM轴的RAM指令用于控制相对应的轴运动操作；指令解析模块分别与各个RAM大动作、RAM轴电通信连接，各个RAM大动作和RAM轴分别与执行控制模块电通信连接。
基于 fpga 指节机器人控制系统及其控制方法

[发明专利]一种数据指针老化的检测方法-CN202210599567.X在审
发明人：罗超;高志;吴小林 -专利权人：成都北中网芯科技有限公司
申请日： 2022-05-30 - 公布日： 2022-08-16 - 主分类号： G06F11/22 文献下载
摘要：本发明通过数据ram存储数据，数据ram的读写运用地址进行管理，使用另一块ram对这块数据ram的地址进行管理，称为管理ram，使用一块用于老化的ram，称为老化ram；在数据ram某一地址进行数据写的时候就往该地址对应的管理ram的bit写1，写入1表示该地址已被占用；当数据ram的某一地址的指针被释放时，释放地址对应的管理ram和老化ram的值都由1变为0；每隔检查时间间隔T将管理ram的状态刷新至老化ram中，若管理ram中的1写入对应位置老化ram时，若此时该老化ram的对应位置为0，则直接更新为1；若此时该老化ram的对应位置也为1，即视为该指针已经老化。
一种数据指针老化检测方法

[发明专利]实时操作系统RAM诊断实现方法、装置和计算机设备-CN202010953847.7在审
发明人：马忠刚;李萌;王晓伟;裴红伟;程康 -专利权人：北京广利核系统工程有限公司
申请日： 2020-09-11 - 公布日： 2022-03-11 - 主分类号： G06F11/07 文献下载
摘要：本申请公开了一种实时操作系统RAM诊断实现方法、装置和计算机设备。其中，实时操作系统RAM诊断实现方法包括：启动RAM诊断进程，并进入初始化状态；接收开启RAM诊断指令；根据RAM诊断指令创建RAM诊断线程，并启动中断服务程序；利用RAM诊断线程计算内存诊断地址；根据内存诊断地址，利用中断服务程序进行RAM诊断。本申请实施例的实时操作系统RAM诊断实现方法、装置和计算机设备，通过启动RAM诊断进程，并进入初始化状态，以及接收开启RAM诊断指令，根据RAM诊断指令创建RAM诊断线程，并启动中断服务程序，然后利用RAM诊断线程计算内存诊断地址，以及根据内存诊断地址，利用中断服务程序进行RAM诊断，能够实现内存诊断全覆盖，并且提高诊断效率。
实时操作系统 ram 诊断实现方法装置计算机设备

[发明专利]一种用于LDPC解码器的数据存储方法及装置-CN201911107010.4在审
发明人：秦鹏 -专利权人：新岸线（北京）科技集团有限公司
申请日： 2019-11-13 - 公布日： 2021-05-14 - 主分类号： H03M13/11 文献下载
摘要：本发明提供了一种用于LDPC解码器的数据存储方法及装置，该方法包括:设置若干个RAM构成的存储器RAM池，用于存储待译码软信息数据；根据LDPC解码器所支持的码长和码率设置RAM的颗粒度；根据码长除以循环子矩阵阶数T的公因子得到RAM的总行数设置为RAM的深度；基于当前待解码的码长、码率并根据预定的逻辑调度RAM池中的RAM，用于缓存相应的待解码软信息数据。本发明中单位子RAM的大小是按照LDPC各种码长设置的，尺寸更合理，单位RAM的利用率更高；采用RAM池，而不是简单的乒乓RAM组的方式，有助于按照码长动态分配RAM的组合，从而适应各种码长下RAM大小的需求，使得LDPC的软信息存储RAM模块化，从而方便穷举验证，而且每个RAM颗粒的控制简捷，易于实现更高速的RAM。
一种用于 ldpc 解码器数据存储方法装置

[发明专利]RAM检测装置及其检测方法-CN201610244499.X在审
发明人：金国华 -专利权人：深圳极智联合科技股份有限公司
申请日： 2016-04-19 - 公布日： 2016-08-31 - 主分类号： G11C29/18 文献下载
摘要：本发明提供一种RAM检测装置。所述RAM检测装置包括FPGA，用于根据算法逻辑检测待检测的RAM，所述FPGA包括BRAM；ROM，用于存储所述FPGA算法逻辑；显示器，用于显示所述RAM的检测结果；电源，用于提供测试所需电压；DC/DC转换器，与所述电源电连接，用于调节检测所述RAM所需电压；RAM夹具，用于装夹RAM。与相关技术相比，本发明提供的RAM检测装置，可快速检测RAM的故障，且可快速定位和固定所述RAM。本发明还提供一种RAM检测装置的检测方法。
ram 检测装置及其方法

[发明专利]一种基于双口RAM的FPGA内部硬核与软核通信的方法-CN201510974101.3在审
发明人：许忠元;张勇;张明;仇志凌;芮国强;葛文海 -专利权人：南京亚派科技股份有限公司
申请日： 2015-12-21 - 公布日： 2016-06-08 - 主分类号： G06F13/16 文献下载
摘要：本发明公开了一种基于双口RAM的FPGA内部硬核与软核通信的方法，该方法在双口RAM中开辟数据状态区域RAM#1、数据状态区域RAM#2、数据状态区域RAM#3、数据状态区域RAM#4、数据状态区域RAM#5和数据状态区域RAM#6。本发明利用双口ram的特性，在FPGA的软核硬核之间用一种高效，异步，占用资源少的通信方式实现。
一种基于 ram fpga 内部通信方法

[发明专利]将外设RAM共享为系统RAM的方法、装置及存储介质-CN202311007682.4在审
发明人：刘吉平;熊辉兵;王翔;郑增忠 -专利权人：深圳市航顺芯片技术研发有限公司
申请日： 2023-08-11 - 公布日： 2023-09-12 - 主分类号： G06F12/02 文献下载
摘要：本申请公开了一种将外设RAM共享为系统RAM的方法、装置及存储介质。本申请可以在微控制器芯片中分别设置外设RAM和系统RAM的地址空间，为外设模块的私有RAM分配第一逻辑地址和第二逻辑地址，第一逻辑地址位于外设RAM地址空间内，第二逻辑地址位于系统RAM的地址空间内，当CPU访问系统RAM时，获取外设模块当前的使用状态，根据使用状态以及第一逻辑地址和第二逻辑地址，定义系统RAM的访问地址。本申请实施例通过把外设私有RAM很方便的共享成Data RAM，从而方便使用，大大提升了RAM空间的利用率。
外设 ram 共享系统方法装置存储介质

[实用新型]一种外置RAM的驱动IC-CN202021765210.7有效
发明人：肖宏;周剑;温作晓 -专利权人：新相微电子（上海）有限公司
申请日： 2020-08-21 - 公布日： 2021-04-09 - 主分类号： G09G3/20 文献下载
摘要：本实用新型公开了一种外置RAM的驱动IC，至少包括驱动IC以及在所述驱动IC外部设置的RAM，其中，所述驱动IC包括一RAM I/F接口，所述RAM I/F接口设置在所述驱动IC的右侧，在工作状态下，所述驱动IC通过所述RAM I/F接口与所述RAM通讯连接。本实用新型通过显示RAM外置，减小驱动芯片面积，降低芯片设计复杂度，从而降低成本。外置显示RAM可采用市场通用RAM芯片，成本低。驱动芯片加外置RAM解决方案的整体成本比内置RAM的低。同步开发了驱动IC与外置RAM芯片间的高速通讯接口技术。本实用新型结构简单、使用方便、可通过外置RAM减小驱动IC面积，可批量生产，具有极高的商业价值。
一种外置 ram 驱动 ic

[发明专利]基于RAM自检的1553B总线远程终端故障检测及处理方法和系统-CN202110246887.2在审
发明人：杨晓龙;程莉;刘彤;周剑敏;曹永梅;綦艳霞 -专利权人：北京控制工程研究所
申请日： 2021-03-05 - 公布日： 2021-06-11 - 主分类号： G06F11/22 文献下载
摘要：一种基于RAM自检的1553B总线远程终端故障检测及处理方法，包括步骤如下：步骤1、将待检RAM以数组形式配置为数组A；步骤2、配置备选RAM区数组为数组B；步骤3、对待检RAM区逐个进行RAM区自检：若全部都完成了待检RAM区自检，则方法结束，否则，转入步骤4；步骤4、对选定的RAM区进行自检；步骤5、若选定的RAM区自检结果是正常，则转入步骤3，否则转入步骤6，进行备选RAM区检测和替换操作；步骤6、对备选的RAM区从搜索起点开始进行自检；步骤7、若备选RAM区自检结果为正常，则将有故障的待检RAM区替换为该备选RAM区地址，同时将该备选块的后一个作为下次备选区搜索起点；若备选RAM区自检结果不是正常
基于 ram 自检 1553 总线远程终端故障检测处理方法系统

[发明专利]数据处理的方法、装置及固态硬盘-CN202111488027.6在审
发明人：张雪 -专利权人：浙江大华存储科技有限公司
申请日： 2021-12-08 - 公布日： 2022-04-19 - 主分类号： G06F3/06 文献下载
摘要：本发明提供一种数据处理的方法、装置及固态硬盘，涉及存储技术领域，该方法包括：接收主机发送的命令；在确定主机发送的命令为读命令后，检测读命令中需要读取的数据的逻辑地址是否在RAM记录表内；若检测到读命令中有在RAM记录表内的逻辑地址，则针对读命令中在RAM记录表内的逻辑地址，根据RAM记录表中记录的逻辑地址和RAM扇区的对应关系，确定读命令中在RAM记录表内的逻辑地址对应的RAM扇区；从读命令中在RAM记录表内的逻辑地址对应的RAM扇区中，读取数据到主机。本发明实施例在接收到读命令后，检测到该数据存储在RAM中，从RAM直接读取数据到主机，无需再从FLASH中读到RAM中，再从RAM读到主机，提高了读性能。
数据处理方法装置固态硬盘

[发明专利]一种RAM自动传输控制电路及RAM领域复制控制方法-CN202211046333.9在审
发明人：不公告发明人 -专利权人：四川创安微电子有限公司
申请日： 2022-08-30 - 公布日： 2022-11-11 - 主分类号： G06F9/48 文献下载
摘要：本发明公开了一种RAM自动传输控制电路及RAM领域复制控制方法，包括置于总线与若干RAM模块之间的RAM控制器，RAM控制器不占用CPU和总线，控制RAM模块之间进行领域复制；RAM控制器根据总线的设置自动开始将被复制领域复制到目标领域，领域复制完成后产生中断，并通知CPU；目标领域与被复制领域是同一RAM模块或不同RAM模块。RAM控制器包括总线从机模块、寄存器模块、传输控制模块、中断控制模块、备份专用缓存器模块和RAM时钟控制模块。本发明RAM控制器对RAM模块的领域复制处理，大大降低CPU和总线的占用时间，提高芯片运行速度。在领域复制中可实现被复制领域的防篡改，保证被复制数据的正确性。
一种 ram 自动传输控制电路领域复制控制方法

[发明专利]使电信系统中多个信道的数据帧时间对齐的装置和方法-CN00813461.8有效
发明人： J·普法勒;P·詹特施 -专利权人：艾利森电话股份有限公司
申请日： 2000-09-21 - 公布日： 2002-10-23 - 主分类号： H04J3/06 文献下载
摘要：电信系统中多个信道(CH1,CH2,…CHn)的数据帧以相对解码器(DEC)内部帧结构的公共同步时钟(WR,R/W,RD,T)各自不同的时间偏差到达,可使用三个帧存储器(RAM1,RAM2,RAM3)进行数据帧的时间对齐数据帧分别写入具有读状态的两个帧存储器(RAM1,RAM2),并且随公共同步时钟(T)发生而开始进行一个帧存储器(RAM3)的读。进行帧存储器(RAM1,RAM2,RAM3)的读/写状态的循环切换,使得总有两个帧存储器(RAM1,RAM2)处于写状态(WR)而有一个帧存储器(RAM3)处于读状态(RD)。处于读状态的帧存储器(RAM3)与公共同步时钟同步地读出。
电信系统中多个信道数据时间对齐装置方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 7144 条