“分频单元”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1592290个，建议您升级VIP下载更多相关专利

[发明专利]一种时钟分频系数切换电路及其方法-CN202211006844.8在审
发明人：唐海琪;蔡权雄;牛昕宇 -专利权人：山东产研鲲云人工智能研究院有限公司
申请日： 2022-08-22 - 公布日： 2022-12-13 - 主分类号： H03K21/00 文献下载
摘要：本发明涉及一种时钟分频系数切换电路及其方法，涉及时钟分频技术领域。时钟分频系数切换电路包括：配置单元、同步单元、更新单元以及时钟分频器；同步单元分别与配置单元、更新单元连接；更新单元分别与配置单元、时钟分频器连接；方法应用于更新单元，方法包括：在接收到同步单元发送的同步分频系数标记信号时，从配置单元获取分频系数信号；将分频系数信号转换成与时钟分频器匹配的分频系数更新信号；缓存分频系数更新信号；在接收到时钟分频器发送的时钟周期输出完整信号时，向时钟分频器发送分频系数更新信号。在本发明中无需关闭时钟分频器即可达到平滑切换输出分频时钟的效果，缩减了操作流程及其时间，且可靠性较高。
一种时钟分频系数切换电路及其方法

[发明专利]三除数分频单元、可编程分频装置及可编程分频方法-CN200810132066.0有效
发明人：吴汉豪 -专利权人：立积电子股份有限公司
申请日： 2008-07-22 - 公布日： 2010-01-27 - 主分类号： H03K23/54 文献下载
摘要：本发明涉及一种三除数分频单元、可编程分频装置及可编程分频方法。其中，该分频装置包含：第一分频单元，可提供至少三个整数的分频运算；第二分频单元，可提供两个除数的分频运算，并与该第一分频单元串接；反馈控制单元，连接于该第二分频单元的输出端与该第一分频单元的一个输入端之间，以提供反馈控制信号；及两个或两个以上的分频装置控制信号。该分频装置控制信号及反馈输出信号可控制该第一分频单元做该至少三个整数之一的分频运算；并可控制该第二分频单元做两个除数的分频运算；及可控制该反馈控制单元选择性地将该第二分频单元的输出提供至该第一分频单元的输入，借此达成可编程分频运算。
除数分频单元可编程装置方法

[发明专利]一种系数可动态配置的任意整数时钟分频方法及实现电路-CN201911380468.7在审
发明人：许立明;刘勤让;沈剑良;李沛杰;杨堃;宋新亮;朱珂;夏云飞;张丽;丁旭;徐庆阳;王盼;陶常勇;王晓雪 -专利权人：天津芯海创科技有限公司;天津市滨海新区信息技术创新中心
申请日： 2019-12-27 - 公布日： 2020-04-17 - 主分类号： H03K21/02 文献下载
摘要：本发明公开了一种时钟分频电路，包括比较单元、分频系数同步单元、模可置计数器、分频系数单元、偶数分频单元、奇数分频单元和组合单元，偶数分频单元和奇数分频单元分别单独工作，经过组合单元后输出目标时钟。本发明还提供了一种时钟分频方法，包括：分频系数配置变化时，经过同步后传入模可置计数器和分频系数单元；模可置计数器会以此为模重复进行减计数，并在计数器为零时进行更新和控制写入分频系数单元；将奇数分频时钟和偶数分频时钟进行无毛刺的组合采用该时钟分频方法及电路可对参考时钟进行任意整数分频，分频系数可随时动态配置，目标时钟无毛刺且占空比为50％，电路结构简单，占用资源少。
一种系数动态配置任意整数时钟分频方法实现电路

[发明专利]应用于多模分频器的分频控制电路及方法-CN202310805779.3有效
发明人：雷永庆;黄寿;李泽;黎兴荣 -专利权人：麦斯塔微电子（深圳）有限公司
申请日： 2023-07-03 - 公布日： 2023-10-20 - 主分类号： H03L7/197 文献下载
摘要：本申请公开一种应用于多模分频器的分频控制电路，多模分频器包括N个级联的单元分频器，各单元分频器包括若干个可配置端，N为正整数且N大于1，若干个可配置端包括用于调节相应单元分频器之时钟通路状态的使能端和用于控制相应单元分频器之分频比的控制端；多模分频器被配置为根据期望分频比生成分频配置信号并对应输入至各个单元分频器的控制端以调节各单元分频器的分频比；分频控制电路被配置为根据分频配置信号对各单元分频器的其它可配置端进行调节，以关断或者使能各单元分频器的时钟通路本申请可以提高分频控制方案的灵活性。
应用于分频器分频控制电路方法

[发明专利]多模分频器及其基本分频单元-CN201610886083.8有效
发明人：马顺利;陈嘉澍 -专利权人：加特兰微电子科技(上海)有限公司
申请日： 2016-10-11 - 公布日： 2020-05-01 - 主分类号： H03L7/193 文献下载
摘要：本发明公开了一种多模分频器及其基本分频单元，所述多模分频器由多个所述基本分频单元级联而成。所述基本分频单元用于根据模式输入信号和控制位信号将分频输入信号的频率降低，所述基本分频单元包括四个锁存器，其中，所述基本分频单元还包括脉宽调节电路，所述脉宽调节电路用于增大所述模式输入信号的脉宽。该多模分频器中的基本分频单元能够对模式输入信号的脉宽进行拓宽，当该基本分频单元接收到的模式输入信号的脉宽不足时，该基本分频单元能够在三分频模式下输出正确的分频输出信号，使得由该基本分频单元级联而成的多模分频器能够对更高频率的分频输入信号进行分频
分频器及其基本分频单元

[发明专利]可扩展分频比范围的高速分频器-CN201910978018.1在审
发明人：杨扬 -专利权人：成都振芯科技股份有限公司
申请日： 2019-10-15 - 公布日： 2020-01-10 - 主分类号： H03K23/66 文献下载
摘要：本发明公开了可扩展分频比范围的高速分频器，包括：分频器模块及与分频器模块相连的扩展分频单元，所述分频器模块通过多级的分频器单元级联而成，扩展分频单元连接于最后一个分频器单元上。本发明解决了传统的基于除2/除3分频器单元的结构的可编程分频器存在的分频比范围受限的问题，在最后一级除2/除3分频器单元后引入了可编程计数器，使分频比范围得到进一步扩展。
分频器单元分频器模块分频比分频单元可编程分频器可编程计数器高速分频器范围受限传统的可扩展级联引入

[实用新型]预分频器-CN201520835032.3有效
发明人：袁永斌 -专利权人：上海源斌电子科技有限公司
申请日： 2015-10-26 - 公布日： 2016-07-27 - 主分类号： H03L7/18 文献下载
摘要：本实用新型提供了一种预分频器，包含：包含输入端、反馈端和输出端的接收单元；逐级连接的多个分频单元，其中，每个分频单元中前一级输出端与后一级控制端相连，至少一个所述分频单元的输出端通过所述反馈端与所述接收端相连，其中，第一个分频单元的输入端连接所述接收单元的输出端，所述第一个分频单元的控制端连接系统时钟输出端，后续的分频单元根据所接收的信号进行分频处理。本实用新型仅由第一个分频单元处于高频的时钟信号控制，其他分频单元均处于低频时钟信号，能够大大降低预分频器的功耗和提高信号处理速度达到10GHz。
分频器

[发明专利]一种多模可编程分频器-CN201310138544.X有效
发明人：易律凡;彭关超;刘永才;谢豪律;周栋梁 -专利权人：南京中兴软件有限责任公司
申请日： 2013-04-19 - 公布日： 2018-09-28 - 主分类号： H03K23/66 文献下载
摘要：本发明公开一种多模可编程分频器，包括：级联的2/3分频单元，不带分频比扩展位和带该扩展位的单元数分别为Ne和n‑Ne；实时功耗控制电路，由n‑Ne‑1级两输入与门组成，第n级分频单元的分频比控制位的反向信号连接第n级分频单元的电源控制位，该反向信号、以及第n‑1级分频单元的分频比控制位的反向信号连接第n级与门的输入端，第n级与门的输出端连接第n‑1级分频单元的电源控制位，与第n‑2级分频单元的分频比控制位的反向信号对应连接到第n‑1级与门的输入端；依此类推，直至第n‑Ne级分频单元和第n‑Ne‑1级与门；电源开关控制晶体管，其漏极连接带扩展位的分频单元的电源端，源极连接供电电源，栅极连接带扩展位的分频单元的电源控制位。本发明能避免分频器功耗浪费。
一种可编程分频器

[发明专利]一种50%占空比的高速宽范围多模可编程分频器-CN200810155835.9无效
发明人：吴建辉;王声扬;李红;张萌;吉新村;黄福青;姜茗钟;王昊;曲子华 -专利权人：东南大学
申请日： 2008-10-10 - 公布日： 2009-04-01 - 主分类号： H03K23/66 文献下载
摘要：一种50％占空比的高速宽范围多模可编程分频器，包括由相互级联的基本分频单元和用于拓展分频比范围的一系列或门所组成的主分频级，还包括由一DFF触发器单元构成的2分频级，主分频级中第一级基本分频单元为2/3/4分频单元，其余为2/3分频单元，主分频级中第二级基本分频单元的模式控制信号输出端输入DFF触发器单元的触发信号端，DFF触发器单元的Q端输出分频器的最后输出f_out。本发明电路结构简单，功耗低，输出信号具有低抖动特性，效果好，控制输出信号占空比至50％，偶数分频时，输出占空比为50％；奇数分频时，最差情况下输出占空比为44.4％，随着分频比的增大，输出占空比越接近50
一种 50 高速范围可编程分频器

[发明专利]可任意编程的双模分频器-CN201510212541.5有效
发明人：王洪魁 -专利权人：珠海全志科技股份有限公司
申请日： 2015-04-29 - 公布日： 2019-02-19 - 主分类号： H03K23/66 文献下载
摘要：本发明公开一种可任意编程的双模分频器，包括脉冲吞噬单元和可编程分频单元；脉冲吞噬单元的第一输入端作为可任意编程的双模分频器的第一输入端，适用于接收第一信号；脉冲吞噬单元的第二输入端作为可任意编程的双模分频器的第二输入端，适用于接收控制信号；脉冲吞噬单元的输出端连接可编程分频单元的输入端；可编程分频单元的输出端作为可任意编程的双模分频器的输出端；脉冲吞噬单元根据控制信号对第一信号进行脉冲吞噬处理生成第二信号，并将其发送给可编程分频单元；可编程分频单元将第二信号按照预设子分频因数分频后生成第三信号并输出。上述可任意编程的双模分频器可实现分频因数为任意小数的分频功能，且结构简单，成本低廉，实用性强。
任意编程双模分频器

[发明专利]一种模块化分频单元及分频器-CN200710121081.0有效
发明人：杨海钢;董方源 -专利权人：中国科学院电子学研究所
申请日： 2007-08-29 - 公布日： 2009-03-04 - 主分类号： H03K21/10 文献下载
摘要：本发明公开了一种模块化分频单元及可编程分频器。模块化分频单元包括3个级联的具有置位/复位端的D触发器、多路开关、接收分频比控制输入的逻辑门，以及输出模式状态信号的逻辑门。分频器具有：待分频信号输入端，用于接收待分频周期性信号；分频输出端，用于输出经过分频的信号；N个分频比控制端，用于选择所述分频器的分频比。本发明的分频单元具有模块化特点，便于级联成分频器。当需要扩展分频器的分频比范围时，只需在原分频器后级联所需数量的分频单元而不用重新设计其他控制电路。
一种模块化分频单元分频器

[发明专利]一种高电平持续时间恒定的分频器电路和设备-CN202310074881.0在审
发明人：孙欣茁;王振伟;林长龙 -专利权人：龙芯中科技术股份有限公司
申请日： 2023-01-13 - 公布日： 2023-05-02 - 主分类号： H03K21/10 文献下载
摘要：本发明提供一种高电平持续时间恒定的分频器电路和设备，涉及集成电路技术领域。依次连接的分频单元中第一分频单元的分频结构接收外部输入时钟信号，第一分频单元的控制结构产生的本级控制信号，对时钟信号进行分频得到第一分频单元的本级分频信号并传输至与第一分频单元相连的分频单元。接收外部输入的分频数状态位、前一级分频辅助标志位、前一级高电平信号，结合自身的本级分频信号，生成本级控制信号。本发明的分频器电路的高电平信号的高电平持续时间与时钟信号周期相等，由此控制分频信号的高电平持续时间，使得分频信号的高电平持续时间不因占空比变化而增大，也不因分频数变化而改变，而是始终与时钟信号周期相等，提高分频信号精准度。
一种电平持续时间恒定分频器电路设备

[发明专利]一种低延迟的高频时钟分频电路、分频器及分频方法-CN201910575911.X有效
发明人：李乾男 -专利权人：西安紫光国芯半导体有限公司
申请日： 2019-06-28 - 公布日： 2023-03-07 - 主分类号： H03K23/40 文献下载
摘要：为了解决现有时钟分频电路延迟较大、无法满足高频需求以及耗费的D触发器资源较多的技术问题，本发明提供了一种低延迟的高频时钟分频电路、分频器及分频方法。高频时钟分频电路包括分频单元和同步单元；分频单元将源时钟分频后，通过同步单元输出。本发明的输出时钟clock_out是由源时钟clock_in同步后输出，延迟小。
一种延迟高频时钟分频电路分频器方法

[发明专利]编码器分频电路-CN201810019348.3在审
发明人：邓智慧 -专利权人：深圳市四方电气技术有限公司
申请日： 2018-01-09 - 公布日： 2018-07-27 - 主分类号： H03K23/40 文献下载
摘要：本发明提供了一种编码器分频电路，用于将编码器的A相脉冲、B相脉冲和Z相脉冲分频输出，所述分频电路包括脉冲方向测定单元、A相脉冲分频单元、B相分频脉冲合成单元；其中，所述脉冲方向测定单元用于根据A相脉冲和B相脉冲获得电机旋转方向；所述A相脉冲分频单元用于根据电机旋转方向对A相脉冲和B相脉冲进行分频计数，以获得A相分频脉冲；所述B相分频脉冲合成单元用于合成与A相分频脉冲正交且脉宽一致的B相分频脉冲。本发明提供的编码器分频电路具有制造成本低、抗干扰能力强、准确性高的特点，有利于在中低端产品中应用和推广。
脉冲分频脉冲分频电路编码器电机旋转方向测定单元分频单元合成单元脉冲方向分频抗干扰能力低端产品制造成本脉宽正交合成输出应用

[实用新型]一种多路频标综合单元电路-CN201821037412.2有效
发明人：倪晓清;张勇;李岸舟;崔谦君 -专利权人：安徽四创电子股份有限公司
申请日： 2018-06-29 - 公布日： 2019-01-11 - 主分类号： H03K23/00 文献下载
摘要：本实用新型涉及一种多路频标综合单元电路，包括倍频振荡器、分频单元和频标信号处理单元，所述倍频振荡器的输出端连接分频单元的输入端，分频单元的输出端连接频标信号处理单元的输入端；所述频标信号处理单元输出多路信号；所述分频单元包括第一分频器和第二分频器；所述第一分频器的输入端和第二分频器的输入端均连接所述倍频振荡器的输出端，所述第一分频器的输出端和第二分频器的输出端均连接频标信号处理单元的输入端。本实用新型具有电路简单、成本较低的优点，提高了频标综合单元的可靠性，优化了整机雷达的关键指标。
分频器输入端信号处理单元分频单元综合单元输出端振荡器倍频电路本实用新型输出端连接多路多路信号关键指标和频整机雷达输出优化

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条