专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果883529个,建议您升级VIP下载更多相关专利
  • [实用新型]一种数据并转装置、延时器及信号转换处理器-CN201921139814.8有效
  • 王兆春 - 广州波视信息科技股份有限公司
  • 2019-07-19 - 2020-07-03 - H03M9/00
  • 本申请提供一种数据并转装置,包括多个并转模块、多个FIFO缓冲模块,每个并转模块连接一个FIFO缓冲模块,数据并转装置还包括多个数据输入通道,每个并转模块处理其中一个数据输入通道内的数据;本申请的数据并转装置,每个数据输入通道均对应设有并转模块、FIFO缓冲模块,当多个数据输入通道内的数据同时输入数据并转装置中时,每个数据输入通道均对应一个并转模块、一个FIFO缓冲模块,即单个并转模块处理的数据量仅为一个数据输入通道内的数据量,因而避免出现因并转模块内输入的数据量过大而使数据无法通过的现象。
  • 一种数据转换装置延时器信号处理器
  • [实用新型]具有兼容双结构并转电路的光端机-CN201020225699.9无效
  • 刘兵;张力 - 成都必翰信息技术有限责任公司
  • 2010-06-13 - 2011-01-05 - H04B10/14
  • 本实用新型涉及光端机领域,其公开了一种具有兼容双结构并转电路的光端机,包括壳体以及位于壳体内的主控电路板,所述主控电路板上安装有主控CPU、信号输入端、模数转换模块、并转模块、光模块、调制模块以及信号输出端,所述信号输入端、模数转换模块、并转模块、光模块、调制模块以及信号输出端依次进行连接;所述并转模块为兼容双结构并转电路的并转模块;所述并转模块位于所述主控电路板的并转区域。本实用新型的有益效果是:该光端机通过在同一区域可以选择安装不同的并转模块,提升了其兼容了,又生产效率及维护,从而节约了生产制造成本。
  • 具有兼容结构转换电路光端机
  • [实用新型]一种带状态检测功能的串行输出电路-CN202121139347.6有效
  • 程松林;郭玖琳 - 武汉西瓦科技有限公司
  • 2021-05-25 - 2022-08-30 - G01R31/28
  • 本实用新型提供一种带状态检测功能的串行输出电路,包括时钟电路、并转电路以及管理信号电路,所述并转电路包括依次串联的第一并转芯片、第二并转芯片以及第n并转芯片;所述时钟电路分别连接第一并转芯片、第二并转芯片以及第n并转芯片用以为其提供时钟驱动;所述管理信号电路包括第一三极管、第二三极管以及第n三极管,管理信号线接控制器,本实用新型控制器通过控制管理信号的电平,并读取实际状态,来判断并转芯片是否工作正常
  • 一种状态检测功能串行输出电路
  • [发明专利]串行/解串行电路、串行数据接收方法和芯片-CN202180093117.7在审
  • 陈雨 - 华为技术有限公司
  • 2021-03-19 - 2023-10-13 - H04L25/14
  • 串行/解串行电路(40)包括第一接收通道(41)和第二接收通道(42);第一接收通道(41)包括时钟数据恢复电路(412)和第一并转电路(411);第二接收通道(42)包括第二并转电路(421);第一并转电路(411)接收第一行数据,进行模数转换并转;第二并转电路(421)接收第二行数据,进行模数转换并转;时钟数据恢复电路(412)从第一行数据中得到第一时钟信号,并向第一并转电路(411)和第二并转电路(421)输出第一时钟信号。
  • 串行电路数据接收方法芯片
  • [发明专利]一种多端口随机存储器-CN201210133960.6有效
  • 张世强;刘炳坤;张凯;宁立革;蔡勇 - 天津市英贝特航天科技有限公司
  • 2012-05-03 - 2012-09-12 - G06F13/16
  • 本发明公开一种多端口随机存储器,其特征在于该存储器为具有三个端口的门阵列FPGA存储器,包括编码、外设并转、解码、双口RAM、并转换并转;编码直接与双口RAM连接构成第一个端口,用于与CPU连接;外设并转经解码与双口RAM连接构成第二个端口,用于与外设连接;并转换并转分别与双口RAM连接构成第三个端口,用于与另一个具有三个端口的门阵列FPGA存储器连接;所述的编码、外设并转、解码、双口RAM、并转换并转全部通过门阵列软件编程实现。
  • 一种多端随机存储器
  • [发明专利]并转接口数据采集方法和装置-CN200910086977.9有效
  • 孟庆锋;郭耀奎 - 华为技术有限公司
  • 2009-06-12 - 2009-11-18 - G06F3/05
  • 本发明实施例涉及一种并转接口数据采集方法和装置。所述方法包括:根据数据采集启动信号的指示,采集预设数量的并转接口数据;在所述预设数量的并转接口数据采集结束后,停止采集并转接口数据。所述装置包括:第一采集模块,用于根据数据采集启动信号的指示,采集预设数量的并转接口数据;停止采集模块,用于在所述预设数量的并转接口数据采集结束后,停止采集并转接口数据。本发明实施例提供的并转接口数据采集方法和装置,通过根据数据采集启动信号的指示,采集预设数量的Serdes接口数据,从而可以通过分析采集的Serdes接口数据,快速定位Serdes接口的问题所在,保证快速隔离与解决
  • 转换接口数据采集方法装置
  • [发明专利]一种光电设备的驱动电路及其驱动控制方法-CN201010530628.4无效
  • 贺敬凯;王瑞春 - 深圳信息职业技术学院
  • 2010-11-03 - 2012-05-16 - G09G3/14
  • 本发明适用于电子技术领域,提供了一种光电设备的驱动电路及其驱动控制方法,所述驱动电路包括:第一并转芯片,所述第一并转芯片通过三线总线与单片机连接,将单片机输出的串行数据转换为并行数据,输出到光电设备的段控制端;以及第二并转芯片,所述第二并转芯片将第一并转芯片溢出的串行数据,转换为并行数据输出到光电设备的位选通端,控制光电设备显示段数据。本发明于单片机与数码管之间连接多个并转芯片,通过并转芯片完成对数据入并出的转换,实现了仅用三端总线控制驱动光电设备,降低了单片机I/O端口的占用率,使单片机有限的I/O端口可以完成更多的控制任务
  • 一种光电设备驱动电路及其控制方法
  • [实用新型]一种光电设备的驱动电路及其驱动控制器-CN201020589368.3无效
  • 贺敬凯;王瑞春 - 深圳信息职业技术学院
  • 2010-11-03 - 2011-06-15 - G09G3/14
  • 本实用新型适用于电子技术领域,提供了一种光电设备的驱动电路及其驱动控制器,所述驱动电路包括:第一并转芯片,所述第一并转芯片通过三线总线与单片机连接,将单片机输出的串行数据转换为并行数据,输出到光电设备的段控制端;以及第二并转芯片,所述第二并转芯片将第一并转芯片溢出的串行数据,转换为并行数据输出到光电设备的位选通端,控制光电设备显示段数据。本实用新型于单片机与数码管之间连接多个并转芯片,通过并转芯片完成对数据入并出的转换,实现了仅用三端总线控制驱动光电设备,降低了单片机I/O端口的占用率,使单片机有限的I/O端口可以完成更多的控制任务
  • 一种光电设备驱动电路及其控制器
  • [发明专利]用于并行数据的并转控制系统及芯片-CN202211368188.6在审
  • 王莉莉;丘恒良 - 珠海一微半导体股份有限公司
  • 2022-11-03 - 2023-02-03 - G06F13/38
  • 本申请公开用于并行数据的并转控制系统及芯片,并转控制系统与外部电路连接,以使外部电路当中用于输出并行数据的并行端口不对外引出;外部电路,用于至少将并行数据传输给并转控制系统;其中,外部电路是位于所述并转控制系统的外部且具有并行端口的电路,外部电路支持将输入的信号转换为所述并行数据;并转控制系统对外引出用于输出串行数据的转换结果端口,使外部通过转换结果端口来探测所述并行数据在并转控制系统内的转换结果,该转换结果的位宽少于并行数据的位宽
  • 用于并行数据控制系统芯片

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top