“上拉电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果14135310个，建议您升级VIP下载更多相关专利

[发明专利]上拉电路-CN200480040470.5无效
发明人：里克·F·J·斯托佩尔;热罗姆·谢 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2004-12-29 - 公布日： 2007-01-31 - 主分类号： H03K19/0185 文献下载
摘要：一种上拉电路，包括构成反馈电路的部件的运算放大器，作用是使上拉电路输出等于参考电压输入。该上拉电路可以构成被用来组合到USB设备中去的USB收发器的部件。当该USB设备的供电电压足够高时，它被用来提供所需的上拉电压，反馈电路包括该运算放大器，该运算放大器只是在该USB设备供电电压不够高以至于无法提供所需上拉电压时才被启动。在这种情况下，该USB总线电压被用来生成作为该反馈电路输入的上述参考电压。
电路

[发明专利]上拉电阻电路-CN201310582339.2在审
发明人：朱恺;陈捷;翁文君;莫善岳 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-11-19 - 公布日： 2015-05-27 - 主分类号： H03K19/0175 文献下载
摘要：一种上拉电阻电路，包括电源端、输出端、第一PMOS管以及传输单元；所述第一PMOS管的源极连接所述电源端，所述第一PMOS管的漏极连接所述输出端，所述第一PMOS管的衬底适于输入偏置电压，所述偏置电压的电压值与所述电源端的电压和所述输出端的电压中较大电压的电压值相等；所述传输单元适于在所述电源端的电压大于或等于所述输出端的电压时将上拉控制信号传输至所述第一PMOS管的栅极，在所述电源端的电压小于所述输出端的电压时将所述输出端的电压传输至所述第一PMOS管的栅极。本发明技术方案提供的上拉电阻电路工作于高压容限模式时，无倒灌电流产生，提高了整个集成电路的可靠性。
电阻电路

[发明专利]上拉电阻电路-CN201310582609.X有效
发明人：朱恺;陈捷;翁文君;莫善岳;郭之光 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-11-19 - 公布日： 2018-06-01 - 主分类号： H03K19/0185 文献下载
摘要：一种上拉电阻电路，包括电源端、输出端、第一PMOS管、第二PMOS管以及控制信号产生单元。本发明技术方案提供的上拉电阻电路工作于高压容限模式时，无倒灌电流产生，提高了整个集成电路的可靠性。
上拉电阻电路控制信号产生单元第二控制信号衬底第一控制信号输入偏置电压电流产生偏置电压电源端输出端容限相等集成电路电源输出

[实用新型]隔离上拉电路-CN202221396709.4有效
发明人：孙鹏;黄黎明 -专利权人：深圳飞马机器人科技有限公司
申请日： 2022-06-06 - 公布日： 2022-11-29 - 主分类号： H03K19/0175 文献下载
摘要：本实用新型涉及电控技术领域，特别涉及隔离上拉电路。本实用新型的有益效果为：其中一个系统没有上电时，其输入给另外一个系统的信号能够正常输出高电平。
隔离电路

[发明专利]上拉和下拉电路-CN98105944.9无效
发明人：神保敏且 -专利权人：日本电气株式会社;恩益禧电子股份有限公司
申请日： 1998-01-24 - 公布日： 2003-12-24 - 主分类号： H01L27/04 文献下载
摘要：本发明涉及一种上拉电路和一种下拉电路，其中，上拉电路包括有一pMOS晶体管(p2)，所述pMOS晶体管(p2)的漏极被连接到第一节点(A2)，所述pMOS晶体管(p2)的源极和衬底与一正电源(Vcc)相连，和所述pMOS晶体管(p2)的栅极由一上拉信号所控制；下拉电路包括有一nMOS晶体管(N2)，所述nMOS晶体管(N2)的漏极与第一节点(B2)相连接，所述nMOS晶体管(N2)的源极和衬底与负电源(GND)相连，和所述nMOS晶体管(N2)的栅极由一下拉信号控制。
下拉电路

[发明专利]上拉电阻电路、I2C隔离电路及上拉电阻设置方法-CN202210439697.7在审
发明人：程忠诚 -专利权人：荣湃半导体（上海）有限公司
申请日： 2022-04-25 - 公布日： 2022-07-22 - 主分类号： H03K19/0175 文献下载
摘要：本申请提供了一种上拉电阻电路、I2C隔离电路及上拉电阻设置方法。上拉电阻电路包括始终连接的第一上拉电阻，第二上拉电阻在数字信号上升沿的设定电压区间内连接，以提供额外的上拉电流。I2C隔离电路包括上拉电阻电路。上拉电阻设置方法通过电压比较电路将数字信号的电平和设定的参考电压作比较，其输出为开关管提供偏置电压；在数字信号的上升沿，当数字信号的电平低于第一参考电压或高于第二参考电压时开关管截止，当数字信号电平高于第一参考电压且小于第二参考电压时开关管导通并接通额外的上拉电阻本申请可以提高I2C隔离电路数字信号上升沿的抗干扰能力，降低数字信号保持在低电平时的灌电流。
电阻电路 i2c 隔离设置方法

[发明专利]一种上拉电路-CN201911283376.7在审
发明人：朱恺;周耀;成玉 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2019-12-13 - 公布日： 2020-02-14 - 主分类号： H03K19/0175 文献下载
摘要：本申请实施例公开了一种上拉电路，包括片内电源、输入输出端口、上拉开关、第一PMOS管、上拉电阻、控制电路，上拉开关的第一端连接片内电源，上拉开关的第二端连接第一PMOS管的源极，第一PMOS管的漏极通过上拉电阻连接输入输出端口，控制电路与第一PMOS管的栅极连接，第一PMOS管的衬底连接高选择电源，高选择电源的输出电压为输入输出端口被施加的电压和片内电源的电压的较大值，控制电路可以控制第一PMOS管在输入输出端口被施加的电压小于片内电源的电压时导通
输入输出端口内电源控制电路上拉电源上拉电阻施加衬底断开上拉电路输出电压栅极连接第一端连接片导通漏极源极芯片申请

[实用新型]可靠高阻上拉输入电路-CN201921409917.1有效
发明人：林伦斌;李明继;任洪梅;陈先其;何育坤;兰桂刚 -专利权人：广东阿尔派智能电网有限公司
申请日： 2019-08-28 - 公布日： 2020-03-20 - 主分类号： H03K19/0175 文献下载
摘要：本实用新型涉及可靠高阻上拉输入电路，包括输入开关S1、抗扰电路和高阻上拉电路，所述的高阻上拉电路包括电阻R1和电阻R2，所述的抗扰电路包括电容C1和电阻R2，所述的电阻R1的一端接入电压输出端，另一端与电阻本实用新型的优点是：能在不降低抗干扰能力下，极大降低带上拉电阻的输入回路功耗，延长电池使用寿命。
可靠高阻上拉输入电路

[发明专利]存储设备以及用于校准该设备和制造该设备的方法-CN202211128836.0在审
发明人：金周焕;朴俊容;卞辰瑫;申光燮;申殷昔;赵泫润;崔荣暾;崔桢焕 -专利权人：三星电子株式会社
申请日： 2022-09-16 - 公布日： 2023-05-09 - 主分类号： G11C7/10 文献下载
摘要：一种方法包括：使用初始上拉代码和初始下拉代码测量第一上拉电路、第二上拉电路、第三上拉电路、第一下拉电路、第二下拉电路和第三下拉电路的线性度，第一上拉电路、第二上拉电路和第三上拉电路中的每一个上拉电路具有基于相应的上拉代码而确定的相应的电阻值，并且第一下拉电路、第二下拉电路和第三下拉电路中的每一个下拉电路具有基于相应的下拉代码而确定的相应的电阻值，以及基于测量结果确定校准设置指示器，该校准设置指示器指示包括第一上拉电路、第二上拉电路、第三上拉电路、第一下拉电路、第二下拉电路和第三下拉电路在内的发送驱动器的校准方法。
存储设备以及用于校准制造方法

[发明专利]上拉节点共享的驱动电路及显示面板-CN202111680159.9有效
发明人：徐辽;李荣荣 -专利权人：长沙惠科光电有限公司;惠科股份有限公司
申请日： 2021-12-30 - 公布日： 2023-10-10 - 主分类号： G09G3/20 文献下载
摘要：本发明公开了一种上拉节点共享的驱动电路及显示面板，该驱动电路包括多级相互级联的上拉节点共享的驱动单元，驱动单元包括上拉节点，以及分别与上拉节点连接的第一上拉电路、第二上拉电路、第一输出电路、第二输出电路和下拉控制电路；第一上拉电路用于根据第一上拉信号将上拉节点拉至第一高电位；第二上拉电路用于根据第二上拉信号将上拉节点二次上拉至第二高电位；第一输出电路用于在上拉节点为第二高电位时，根据第一时钟信号输出第一驱动信号；第二输出电路用于在上拉节点为第二高电位时，根据第二时钟信号输出第二驱动信号；下拉控制电路，用于在接收到下拉控制信号时，将上拉节点下拉至低电位。本发明增强了GDL电路的输出能力和稳定性。
节点共享驱动电路显示面板

[发明专利]一种用于IO电路的上拉电路-CN201611073847.8有效
发明人：耿彦;陈捷;马晓媛 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-11-29 - 公布日： 2021-06-08 - 主分类号： H03K19/0185 文献下载
摘要：一种用于IO电路的上拉电路，包括：访问控制模块和上拉模块，串联于IO端口和IO电源之间；开关模块，根据IO端口信号以及第一接口信号产生访问控制信号，当IO端口输入或浮空时，IO端口信号的电压值和第一接口信号相等通过本发明的技术方案，当IO端口信号电压值大于IO电源电压值时，能有效防止电流从IO端口到IO电源倒灌；当IO端口浮空时更容易满足IO端口处的电位能被上拉至始终大于IO逻辑输出高电压的最小值的要求。
一种用于 io 电路

[发明专利]移位暂存器电路及其操作方法-CN201711120065.X有效
发明人：林炜力 -专利权人：友达光电股份有限公司
申请日： 2017-11-14 - 公布日： 2020-08-04 - 主分类号： G09G3/36 文献下载
摘要：一种移位暂存器电路，其包括上拉电路、主下拉电路、补偿电路、上拉控制电路、下拉控制电路以及第一下拉电路。补偿电路是用以根据补偿电路的节点的电压来输出补偿信号。上拉控制电路与补偿电路电性连接，上拉控制电路是用以接收起始控制信号以及补偿信号，上拉控制电路用以根据起始控制信号以及补偿信号输出上拉控制信号至后级移位暂存器电路。下拉控制电路用以接收上拉控制信号并输出下拉控制信号。第一下拉电路用以接收该下拉控制信号，第一下拉电路根据下拉控制信号决定是否将上拉控制信号以及节点稳定于禁能电压准位。
移位暂存器电路及其操作方法

[发明专利]液晶显示装置及其栅极驱动器-CN201410850940.X有效
发明人：郝思坤 -专利权人：深圳市华星光电技术有限公司
申请日： 2014-12-30 - 公布日： 2016-10-12 - 主分类号： G09G3/36 文献下载
摘要：该栅极驱动器包括多个移位寄存电路，多个移位寄存电路以串联方式进行级联，每一移位寄存电路包括：第一上拉电路、第二上拉电路、第一下拉电路、第二下拉电路以及下拉控制电路，第一上拉电路和第二上拉电路串联连接在前一级的栅极驱动信号和栅极驱动信号输出端之间，第一下拉电路、第二下拉电路以及下拉控制电路与第一上拉电路和第二上拉电路并联连接，下拉控制电路耦接于前一级的栅极驱动信号、第一下拉电路、第二下拉电路、第一电平以及第二电平，下拉控制电路根据前一级的栅极驱动信号控制第一下拉电路和第二下拉电路通过以上方式，本发明能够适用于CMOS制程，并且增加电路稳定性。
液晶显示装置及其栅极驱动器

[发明专利]移位寄存器单元及驱动方法、栅极驱动电路以及显示装置-CN201710918198.5有效
发明人：袁志东;袁粲;蔡振飞 -专利权人：京东方科技集团股份有限公司;合肥鑫晟光电科技有限公司
申请日： 2017-09-30 - 公布日： 2020-06-12 - 主分类号： G09G3/20 文献下载
摘要：本发明的实施例提供移位寄存器单元及驱动方法、栅极驱动电路以及显示装置。移位寄存器单元包括：输入电路，第一上拉点，第二上拉点，时序控制电路，第一输出电路，第二输出电路，下拉控制电路，第一下拉电路，以及第二下拉电路。输入电路控制第一上拉点的电压。时序控制电路与第一上拉点和第二上拉点耦接，并且被配置为基于第一上拉点的电压，控制第二上拉点的电压。第一输出电路控制第一输出端的电压。第二输出电路控制第二输出端的电压。下拉控制电路控制下拉点的电压。第一下拉电路控制第一上拉点的电压。第二下拉电路控制第二上拉点的电压。移位寄存器单元可以输出多级的栅极驱动信号，并且，能够调整栅极驱动信号之间的时序关系。
移位寄存器单元驱动方法栅极电路以及显示装置

[发明专利]栅极驱动单元及其驱动方法、栅极驱动电路和显示装置-CN201610581460.7有效
发明人：高英强;陈华斌 -专利权人：京东方科技集团股份有限公司;北京京东方显示技术有限公司
申请日： 2016-07-21 - 公布日： 2018-04-20 - 主分类号： G09G3/36 文献下载
摘要：本发明提供一种栅极驱动单元及其驱动方法、栅极驱动电路和显示装置。该栅极驱动单元包括充电电路、上拉电路、下拉电路和放电保持电路，充电电路、上拉电路、下拉电路和放电保持电路连接上拉节点，上拉电路、下拉电路和放电保持电路连接栅极驱动单元的输出端；充电电路用于接收充电输入信号，对上拉节点充电；上拉电路用于接收上拉驱动信号，使输出端输出栅极扫描信号；下拉电路用于接收下拉驱动信号和复位信号，对上拉节点放电，并对栅极扫描信号复位；放电保持电路用于对上拉节点和输出端放电。该栅极驱动单元能加快上拉节点和输出端的放电速度，使二者放电更完全，还能降低上拉节点和输出端的噪音，从而确保栅极驱动单元的稳定和正常驱动。
栅极驱动单元及其方法电路显示装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条