[发明专利]形成非线性模型和利用该模型形成模拟试验用的驱动信号的方法有效
| 申请号： | 99812385.4 | 申请日： | 1999-10-19 |
| 公开（公告）号： | CN1324459A | 公开（公告）日： | 2001-11-28 |
| 发明（设计）人： | 安德鲁·J·巴伯 | 申请（专利权）人： | MTS系统公司 |
| 主分类号： | G06F7/48 | 分类号： | G06F7/48 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 刘晓峰 |
| 地址： | 美国明*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于形成改进的非线性系统模型(216)的方法和系统包括形成一个线性系统模型(210)以及使用该模型的响应形成一个非线性模型(216),用于形成用在测试系统的驱动信号的方法和系统使用改进的非线性系统模型(216)或传统的非线性系统模型(122)。 | ||
| 搜索关键词： | 形成 非线性 模型 利用 模拟 试验 驱动 信号 方法 | ||
【主权项】：
1．一种响应驱动信号来控制测试系统以产生选定的响应的方法，该方法包括：(a)施加一个驱动信号到该测试系统；(b)获得该测试系统对该驱动信号的响应；(c)使用该驱动信号和该响应形成一个非线性系统模型；(d)形成一个逆线性系统模型；(e)使用选定的响应和该逆线性系统模型计算测试驱动信号；(f)施加这个测试驱动信号到该非线性系统模型；(g)获得该非线性系统模型对该测试驱动信号的实际响应；(h)计算一个误差，作为这个实际响应和这个选定的响应的函数；和如果该误差超过选定的阈值，则(i)获得一个新的驱动信号，并(j)重复上述步骤(f)至(i)，其中其测试驱动信号是新驱动信号，直到误差小于或等于选定的阈值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于MTS系统公司，未经MTS系统公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/99812385.4/，转载请声明来源钻瓜专利网。
- 上一篇：压滤机及其控制和调节装置
- 下一篇：液晶聚合体盘片驱动器吊挂组件
- 同类专利
- 一种数据处理方法、装置、设备及存储介质-202211584238.4
- 任子木 - 腾讯科技（深圳）有限公司
- 2022-12-09 - 2023-10-27 - G06F7/487
- 本申请提供一种数据处理方法、装置、设备及存储介质，可以应用于人工智能领域或车联网领域等，用于解决数据处理过程中的计算延迟较大，导致的数据处理的效率较低的问题。该方法至少包括：确定当前运算操作对应的运算关系为乘加运算关系时，获得当前运算操作对应的第一浮点数、第二浮点数和第三浮点数；对第一浮点数和第二浮点数进行乘法运算，获得乘法结果，并确定乘法结果的指数与第三浮点数的指数之间的第一指数差；从预设的各移位量区间中，选取出与第一指数差相匹配第一移位量区间，并基于第一移位量区间，对乘法结果和第三浮点数进行加法运算，获得当前运算操作的运算结果。通过划分移位量区间，降低了选取移位量来进行加法运算的计算延迟。
- 一种浮点型数据处理方法及相关装置-202310126628.5
- 任子木 - 腾讯科技（深圳）有限公司
- 2023-02-08 - 2023-10-27 - G06F7/487
- 一种浮点型数据处理方法以及相关装置。本申请实施例可应用于人工智能技术领域。其方法包括：首先，获取第一向量及第二向量；其次，将第一向量中的所有第一元素与第二向量中的所有第二元素进行浮点乘法运算，得到K组乘法运算结果；再次，分别对K组乘法运算结果中每组乘法运算结果的M个乘法结果进位及M个乘法结果和位进行求和处理，得到K个第一和结果；接着，将K个第一和结果依次进行规格化移位及对阶移位，得到K个乘加运算结果；然后，对K个乘加运算结果进行求和处理，得到第二和结果；最后，对第二和结果进行规格化移位，得到模型运算结果。本申请提供方法，极大地保留了中间计算过程的计算精度，提升计算结果的准确性。
- 一种经验库制导的浮点程序优化加速方法-202110438904.2
- 汤恩义;肖安祥;陈鑫;王林章;李宣东 - 南京大学
- 2021-04-22 - 2023-10-17 - G06F7/483
- 本发明提出了一种经验库制导的浮点程序优化加速方法。该方法基于浮点成因相似性原理，即若两个浮点数值程序的计算过程相似，它们误差累积的原因也往往是类似的，因而可以使用类似的程序转换规则对其重写，从而降低程序的累积误差。基于此，加速策略将浮点数值程序的符号结构特征以及优化其累积误差所用到的程序转换规则提取出来，作为优化经验保存于经验库中。待优化其他程序时，首先在经验库中匹配待优化程序的符号结构特征，寻找相似程序的优化经验，并利用这些经验来指导并加速优化过程。优化经验中保存的程序转换规则会被优先用于重写待优化程序，避免了对整个规则库进行遍历。这个过程减少了优化所需的时间开销，提高了浮点优化的可用性。
- 一种承运重量的车货匹配验证方法-202210773188.8
- 赵世忠;安静洁 - 赵世忠;安静洁
- 2022-07-02 - 2023-10-17 - G06F7/48
- 本发明公开了一种用于判定算术表达式是否为零的实现方法，当处理器接收到含有m个数值的算术表达式，所述方法包括以下步骤：对每个数值进行扰动，并计算扰动后的算术表达式的值。若其中一个扰动后的算式表达式的值为零，则所述算术表达式的值不为零。若对所有数值扰动后，计算的值均不为零，则所述算术表达式的值为零。每次扰动时，只扰动或改变一个数值，其余m‑1个数值不变。扰动包括末位扰动：仅改变一个数值的最后一位有效数字；末后扰动：在不改变一个数值指数的情形下在其最后一位有效数字后加若干位有效数字；末位前扰动：改变一个数值的最后一位有效数字前的若干位有效数字；以及它们的组合。
- 数据处理方法、处理器及存储介质-202310993134.7
- 谭文博;徐华昊 - 西安恩狄集成电路有限公司
- 2023-08-08 - 2023-10-10 - G06F7/487
- 本申请实施例公开了一种数据处理方法、处理器及存储介质。该方案可以将需要进行预设算法的浮点数据或定点数据转换为posit格式数据，将posit格式数据通过预设算法进行除法运算，以得到posit格式的运算结果，将posit格式的运算结果转换为目标浮点数据或目标定点数据。本实施例可以通过在PIC单片机中集成兼容的除法运算指令，以实现较为复杂的数据转换以及相应的计算，大大提升了计算效率。
- 一种基于NUMA亲和性的FFT卷积算法并行实现方法及系统-202111000202.2
- 王庆林;梅松竹;郝若晨;李东升;姜晶菲;赖志权;黄显栋;刘杰 - 中国人民解放军国防科技大学
- 2021-08-27 - 2023-10-10 - G06F7/48
- 本发明公开了一种基于NUMA亲和性的FFT卷积算法并行实现方法及系统，方法包括：对输入数据进行快速傅里叶转换，并将第一快速傅里叶转换结果存储至指定的非一致性内存访问结点上；对权重进行快速傅里叶转换，并将第二快速傅里叶转换结果存储至指定的非一致性内存访问结点上；基于第一快速傅里叶转换结果和第二快速傅里叶转换结果实现非一致性内存访问级和多核级并行复数矩阵乘，并将复数矩阵乘的结果平均分布到所有非一致性内存访问结点上；基于复数矩阵乘的结果进行快速傅里叶逆转换，得到快速傅里叶卷积算法的输出。本发明能够显著降低NUMA架构上FFT卷积计算过程中的远程内存访问开销，提升NUMA架构上的FFT卷积的性能。
- 一种浮点数误差补偿方法、装置和电子设备-202311003875.2
- 赵健;宋佩;冯洲武;周国鹏;马妍;严晓;赵恩海;陈晓华 - 无锡玫克生智能科技有限公司
- 2023-08-09 - 2023-10-03 - G06F7/483
- 本申请提供了一种浮点数误差补偿方法、装置和电子设备，其中，该方法包括：获取储能电池的电化学模型，提取电化学模型中的多种运算法则；其中，运算法则，包括：四则运算法则和函数运算法则；根据提取出的电化学模型中的多种运算法则，建立电化学模型的运算法则矩阵；对电化学模型进行计算，得到电化学模型待补偿的浮点计算结果；通过电化学模型的运算法则矩阵，对浮点计算结果的误差进行补偿。通过本申请实施例提供的浮点数误差补偿方法、装置和电子设备，可以在计算单精度或半精度的浮点计算结果的情况下，消除电化学模型中的运算法则对计算得到的浮点数据的累计误差，提高FPGA计算数据的精度。
- 一种浮点数的处理方法及相关设备-202210296644.4
- 罗元勇;伍玮翔;张忠星 - 华为技术有限公司
- 2022-03-24 - 2023-10-03 - G06F7/483
- 本申请实施例公开了一种浮点数的处理方法及相关设备，可以应用于通用计算、高性能计算和人工智能训练及推理等领域。该方法包括：获取第一浮点数；第一浮点数包括第一符号域、阶码位宽域、第一阶码域和第一尾数域；阶码位宽域用于指示第一阶码域在第一浮点数的总位宽N中占用的位宽D；基于第一符号域、阶码位宽域、第一阶码域和第一尾数域，得到第一浮点数对应的规格化数据。本申请在传统的浮点数中额外定义了一个阶码位宽域，用于指示阶码域的位宽，从而使得阶码域的位宽和后续尾数域的位宽可以随着阶码位宽域的数值动态变化，满足不同场景下对浮点数不同数值范围和精度的需求。采用本申请实施例可以优化浮点数格式，提升浮点数的使用效果。
- 一种可配置的浮点运算电路-202310652124.7
- 杨越;燕博南;范安骏逸 - 北京苹芯科技有限公司
- 2023-06-05 - 2023-09-29 - G06F7/485
- 本发明涉及浮点运算电路领域，尤其涉及一种可配置的浮点运算电路，包括浮点运算电路模块，所述浮点运算电路模块包括PIM Array A、PIM Array B、PIM Array C和PIM Array D，所述PIM Array A、PIM Array B、PIM Array C和PIM Array D均连接有加法树一、移位寄存器一、加法树二和移位寄存器二，所述PIM Array A、PIM Array B、PIM Array C和PIM Array D与加法树一、移位寄存器一、加法树二和移位寄存器二之间能够进行相互配置，本发明通过浮点运算单元电路可配置的结构，降低了浮点运算结果的误差，极大程度上提高了计算精度，浮点运算电路可切换重置的设计，可减少因误差而带来的不必要计算量，从而降低运算功耗，同时使存内计算电路设计兼顾低功耗和高精度运算的优势。
- 分层和共享指数浮点数据类型-202280014048.0
- B·达尔维什·鲁哈尼;V·埃兰戈;R·沙菲普尔;J·弗沃斯;刘明罡;奚锦文;D·C·伯格;E·S·钟 - 微软技术许可有限责任公司
- 2022-01-20 - 2023-09-29 - G06F7/483
- 本公开的实施例包括用于提供分层和共享指数浮点数据类型的系统和方法。第一共享指数值和第二共享指数值基于多个浮点值的指数值而被确定。第三共享指数值基于第一共享指数值和第二共享指数值而被确定。第一差值和第二差值基于第一共享指数值、第二共享指数值和第三共享指数值而被确定。符号值和尾数值针对多个浮点值而被确定。针对多个浮点值中的每个浮点值的符号值和尾数值、第三共享指数值、第一差值和第二差值被存储在针对共享指数浮点数据类型的数据结构中。
- 乘法器、乘累加电路和卷积运算单元-202311088973.0
- 王丹阳;陈双燕;翟云;范志军;杨作兴 - 深圳比特微电子科技有限公司
- 2023-08-28 - 2023-09-29 - G06F7/487
- 本公开涉及乘法器、乘累加电路和卷积运算单元。乘法器包括：一个或多个选择电路，一个或多个选择电路中的每个选择电路分别被配置为根据相应的第三操作数从预设倍数的第一操作数中选择出目标预设倍数的第一操作数作为第四操作数，其中，目标预设倍数等于第三操作数的值；以及部分积求和电路，部分积求和电路的一个或多个输入端中的每个输入端分别连接至至少一个或多个选择电路中的相应一个选择电路的输出端，且部分积求和电路被配置为计算来自一个或多个选择电路的一个或多个第四操作数的部分积和。
- 用于浮点运算的设备-202310798787.X
- 请求不公布姓名 - 上海壁仞智能科技有限公司
- 2023-06-30 - 2023-09-29 - G06F7/487
- 本公开涉及用于浮点运算的设备。该设备包括：乘法单元，被配置为根据第一运算数以及第二运算数生成乘法运算结果；对齐单元，至少包括移位器，对齐单元被配置为基于乘法运算结果是否满足预定条件的状态，将乘法运算结果或第三运算数进行右移操作，以使得乘法运算结果的尾数与第三运算数的尾数对齐；加法单元，分别与标准化单元和对齐单元连接，被配置为根据被对齐的乘法运算结果以及第三运算数生成加法运算结果；以及标准化单元，被配置为对加法运算结果进行左移操作，以生成经标准化后的计算结果。该设备可以显著节省电路资源。
- 在硬件中执行矩阵乘法-201880019014.4
- 安德鲁·埃弗里特·菲尔普斯;诺曼·保罗·约皮 - 谷歌有限责任公司
- 2018-05-17 - 2023-09-26 - G06F7/487
- 描述了使用硬件电路执行矩阵乘法的方法、系统和装置。示例方法由获取第一浮点格式的输入激活值和权重输入值开始。将输入激活值与权重输入值相乘以生成具有比第一浮点格式更高的精度的第二浮点格式的乘积值。获取具有比第一浮点格式更高的精度的第三浮点格式的部分和值。对部分和值和乘积值进行组合以生成具有第三浮点格式的更新的部分和值。
- 浮点数处理方法、装置、计算机设备及存储介质-202310689128.2
- 杜政坤;李昊峰;陆杰;李炼;高琳;乔磊;苗蕾;张锦坤 - 中科天齐（山西）软件安全技术研究院有限公司;北京中科天齐信息技术有限公司
- 2023-06-12 - 2023-09-22 - G06F7/483
- 本发明涉及数据处理技术领域，公开了浮点数处理方法、装置、计算机设备及存储介质。该浮点数处理方法包括：当检测到浮点数时，对浮点数进行解析，得到浮点数在代码中对应的字符串；对字符串进行解析，得到解析结果；若解析结果为第一预设解析结果，确定字符串的精度是否在第一精度范围内；若字符串的精度不在第一精度范围内，基于第一精度范围对字符串进行精度舍入处理。本发明通过对浮点数的精度进行检查，以及对浮点数进行舍入处理，解决相关技术中由于浮点数过长，在使用Clang编译器处理长浮点数时，导致Clang编译器崩溃或卡死的问题。
- 混合精度浮点乘法装置和混合精度浮点数处理方法-202310810589.0
- 范文杰;孙红江;曾令仿;陈光 - 之江实验室
- 2023-07-03 - 2023-09-22 - G06F7/487
- 本申请涉及一种混合精度浮点乘法装置和混合精度浮点数处理方法。所述装置通过指数偏置模块确定从寄存器中获取的至少两个浮点操作数的偏置，将各浮点操作数的偏置输入至对应的第一加法器以及将其结果输出至第二加法器，通过第一加法器利用各浮点操作数的偏置分别对各浮点操作数对应的指数进行偏置处理，确定各浮点操作数的偏置指数值，通过第二加法器对各浮点操作数的偏置指数值进行加法运算，得到中间指数值，通过精度转换单元，用于根据乘法单元输出的浮点数精度标注位确定目标浮点操作数的目标精度，基于目标精度对乘法单元输出的中间尾数和中间指数值进行转换，完成目标操作数的精度转换。采用本装置能够提高混合精度计算效率。
- 用于归一化函数的数字电路-202280010602.8
- T·赫夫勒;M·C·赫德斯 - 微软技术许可有限责任公司
- 2022-01-18 - 2023-09-19 - G06F7/483
- 本公开包括生成二(2)的幂次方的输入值次方的值的数字电路。例如，数字电路可以包括组合逻辑，该组合逻辑接收表示输入值的输入尾数的第一数字位和表示输入值的输入指数的第二数字位。该组合逻辑生成多个输出尾数和多个输出指数，该多个输出尾数和多个输出指数与当输入值为正和负并且当输入指数高于和低于第一值时二(2)的幂次方的输入值次方的近似值相对应。选择电路被配置为接收输出尾数和输出指数。选择电路包括被耦合到输入值的输入指数和输入符号位的选择控制输入以选择输出尾数中的一个输出尾数和一个输出指数。
- 校正数据库转存电力系统潮流计算数据误差的方法-202310628725.4
- 陈亦平;李凯航;肖逸;张俊勃;赵化时;范展韬;邱生敏;方必武;毛文俊;吴小刚;颜融;黄济宇;赵振东;刘升伟;周永灿 - 中国南方电网有限责任公司
- 2023-05-30 - 2023-09-08 - G06F7/483
- 本发明公开了一种校正数据库转存电力系统潮流计算数据误差的方法，方法包括：读取描述DSP潮流计算数据卡片中浮点型数据格式的规则库；读取已处理为DSP潮流计算分析数据基本形式的SCADA数据库内浮点型参数，并保存为预设的数据结构；将SCADA数据库内数据通过参数名与规则库的格式定义信息形成映射，获取参数名对应的具体浮点数类型；结合DSP对浮点数输入格式的处理规则，并根据SCADA数据库内参数值的正负、整数位数以及小数位数进行分类匹配，校正误差生成DSP输入格式所能接受的最高精度浮点型数据。本发明可以提升潮流计算的准确性，可广泛应用于电力系统仿真分析领域。
- 数据处理器、方法、装置及芯片-201911351199.1
- 请求不公布姓名 - 上海寒武纪信息科技有限公司
- 2019-12-24 - 2023-09-08 - G06F7/48
- 本申请提供一种数据处理器、方法、装置及芯片，数据处理器包括改进CSD编码电路、第一部分积获取电路、第二部分积获取电路、第一压缩电路以及第二压缩电路；所述第一压缩电路和所述第二压缩电路均包括4‑2压缩器，所述4‑2压缩器包括选择电路以及全加器，其中，所述改进CSD编码电路、所述第一部分积获取电路、所述第二部分积获取电路、所述第一压缩电路以及所述第二压缩电路均包括逻辑门单元；该数据处理器不仅能够实现乘法运算还能够实现乘累加运算，从而提高了数据处理器的通用性；另外，该数据处理器并不需要对乘法运算结果再进行一次累加运算实现乘累加运算，仅通过一次运算过程就可以直接实现乘法运算或乘累加运算，从而降低了数据处理器的功耗。
- 一种浮点数处理方法及装置-202210174281.7
- 姜莹;王海洋 - 象帝先计算技术（重庆）有限公司
- 2022-02-24 - 2023-09-05 - G06F7/483
- 本公开提供了一种浮点数处理方法及装置，该方法包括，中央处理器获取第一精度浮点数，基于所述第一精度浮点数生成处理指令，并将处理指令发送至硬件加速器；硬件加速器基于接收到的处理指令执行：对第一精度浮点数进行调整得到第二精度浮点数；其中，所述第一精度浮点数的精度大于所述第二精度浮点数的精度；利用对应于第二精度浮点数的算数逻辑单元ALU，对所述第二精度浮点数进行处理，得到所述第二精度浮点数对应的处理结果；根据处理结果确定牛顿迭代初始值，调用本地整数算数逻辑单元ALU模拟牛顿迭代法确定所述第一精度浮点数的平方根或平方根倒数。
- 一种确定浮点数平方根的方法及装置-202210174293.X
- 唐志敏;王海洋;姜莹 - 象帝先计算技术（重庆）有限公司
- 2022-02-24 - 2023-09-05 - G06F7/483
- 本公开提供了一种确定浮点数平方根的方法及装置，包括，中央处理器识别第一精度浮点数，基于识别的第一精度浮点数生成处理指令，将生成的处理指令发送至硬件加速器；硬件加速器基于接收到的处理指令执行：将第一精度浮点数转化为第二精度浮点数；其中，所述第二精度浮点数的精度小于所述第一精度浮点数的精度；利用对应于第二精度浮点数的求平方根算数逻辑单元ALU，对所述第二精度浮点数进行开方处理，得到所述第二精度浮点数的平方根；根据第二精度浮点数的平方根确定二分法迭代初始值，调用整数算数逻辑单元ALU模拟二分法确定所述第一精度浮点数的平方根。
- 一种确定浮点数平方根倒数的方法及装置-202210174708.3
- 唐志敏;王海洋;姜莹 - 象帝先计算技术（重庆）有限公司
- 2022-02-24 - 2023-09-05 - G06F7/483
- 本公开提供了一种确定浮点数平方根倒数的方法，包括：中央处理器对第一精度浮点数进行识别，基于识别结果生成处理指令，将所述处理指令发送至硬件加速器；硬件加速器基于接收到的处理指令执行：对第一精度浮点数进行处理得到第二精度浮点数；其中，所述第二精度浮点数的精度小于所述第一精度浮点数的精度；采用对应于第二精度浮点数的求平方根倒数算数逻辑单元ALU，对所述第二精度浮点数进行计算，得到所述第二精度浮点数的平方根倒数；根据第二精度浮点数的平方根倒数确定牛顿迭代初始值，调用整数算数逻辑单元ALU模拟牛顿迭代法确定所述第一精度浮点数的平方根倒数。
- 一种浮点数处理方法及装置-202210174714.9
- 姜莹;王海洋 - 象帝先计算技术（重庆）有限公司
- 2022-02-24 - 2023-09-05 - G06F7/483
- 本公开提供了一种浮点数处理方法，包括：中央处理器识别待执行预定计算的两个浮点数，基于识别结果生成处理指令，将生成的处理指令发送至硬件加速器；硬件加速器将根据该处理指令将所述两个浮点数的指数作为整数进行对应于所述预定计算的处理，得到指数处理结果；将所述两个浮点数的尾数作为整数进行对应于所述预定计算的处理，得到尾数处理结果；根据所述尾数处理结果与所述指数处理结果，得到所述两个浮点数执行所述预定计算的结果。
- 一种基于镜像查找表实现任意浮点型运算的硬件计算系统及其计算方法-202010773110.7
- 李丽;杨和平;傅玉祥;陈辉;蒋林;李伟 - 南京大学
- 2020-08-04 - 2023-09-05 - G06F7/487
- 本发明涉及一种基于镜像查找表实现任意浮点型运算的硬件计算系统及其计算方法，计算系统包括调度模块，进行总体任务的调度和连接；镜像查找表模块，存储镜像查找表，实现多分类并行查找；延时模块，对输入数据进行延拍，实现流水计算；分段乘法器模块，将输入32位的定点型乘法因数分别分为4个8位的因子进行计算，对应相乘后，将输出数据整合截位，最终输出32位的乘法结果；数据处理单元模块，包含定浮转换单元和加法单元。有益效果：本发明采用镜像查找表和多段乘法器，内部运用多分类并行执行的方法，在确保硬件计算性能和精度高的前提下，降低算法的硬件资源开销，并降低实际硬件运行功耗和计算运行周期，适用于各种场景下类似
- 符号幅度加法器的溢出检测-201780075729.7
- S·M·穆勒;P·莱贝尔;C·利希滕瑙 - 国际商业机器公司
- 2017-11-30 - 2023-09-05 - G06F7/48
- 提供了一种电路，包括算术计算逻辑(201)，其被配置为加上或减去可变长度的操作数以产生以符号幅度数据格式的结果。该电路还包括溢出检测器(210)，以提供指示结果是否符合指定的结果长度l的溢出信号。溢出检测器(210)在算术计算逻辑(201)产生结果之前对操作数进行操作，以独立于算术计算逻辑(201)产生的结果确定结果是否适合指定的结果长度l。
- 数据处理方法、介质及电子设备-202310828324.3
- 周生伟;余宗桥 - 安谋科技（中国）有限公司
- 2023-03-27 - 2023-09-01 - G06F7/487
- 本申请涉及人工智能技术领域，特别涉及一种数据处理方法、介质及电子设备。该方法通过A次连乘计算，得到求积算子的定点连乘结果，并且在连乘时，每次连乘计算都获取该次的等效中间连乘结果的等效中间乘积参数和该次的等效中间连乘结果的乘积参数移位位数，从而将各个连乘中间结果，转换为数值较小的定点表示形式，进而解决在进行求积算子的连乘运算时，存在运算过程中的相乘的中间结果值过大的问题，从而避免硬件溢出。
- 一种混合浮点的加法器树设计系统-202310652558.7
- 杨越;燕博南;范安骏逸 - 北京苹芯科技有限公司
- 2023-06-05 - 2023-08-29 - G06F7/485
- 本发明提供一种混合浮点的加法器树设计系统，涉及AI芯片技术领域。该混合浮点的加法器树设计系统，包括AI运算系统，所述AI运算系统的内部设置有混合浮点加法树系统，所述混合浮点加法树系统内部设置有输入模块、存内计算电路、指数比较模块、分数对齐模块、浮点计算电路、归一化舍入模块以及输出模块，所述指数比较模块通过数据传输技术与存内计算电路相连，所述浮点计算电路通过数据传输技术与分数对齐模块相连。通过浮点运算电路的混合浮点加法树结构，利用优化合并的设计结构，不仅节省了电路设计面积的开销，还有效提升了运算效率，同时降低硬件运算的功耗，极大程度上提高了计算精度，能够以较小的功耗成本实现高精度的数据运算。
- 基于范围说明符的过滤-202180076355.7
- 弗朗索瓦·克里斯托弗·雅克·博特曼;托马斯·克里斯多夫·格鲁卡特;布兰得利·约翰·史密斯 - ARM有限公司
- 2021-09-16 - 2023-08-29 - G06F7/483
- 本发明公开了数据处理装置、方法和计算机程序。范围定义寄存器被布置成存储范围说明符，并且过滤操作是通过标引该范围定义寄存器来相对于指定事务执行的。该范围定义寄存器以包括有效数和指数的格式存储该范围说明符，其中数据标识范围至少部分地由该范围说明符定义。当该指定事务是关于该数据标识范围内的数据标识时，执行的该过滤操作取决于与该数据标识范围相关联的属性数据。
- 在基于处理器的系统中使用矩阵处理器提供高效浮点运算-201880054143.7
- M·C·A·A·黑德斯;N·瓦伊德亚纳坦;R·德雷耶;C·B·韦里利;K·巴塔查里亚 - 高通股份有限公司
- 2018-08-31 - 2023-08-25 - G06F7/483
- 本发明揭示在基于处理器的系统中使用矩阵处理器提供高效浮点运算。就此来说，基于矩阵处理器的装置提供矩阵处理器，所述矩阵处理器包括正部分和累加器及负部分和累加器。随着所述矩阵处理器处理多对浮点操作数，所述矩阵处理器基于第一浮点操作数及第二浮点操作数计算中间乘积且确定所述中间乘积的正负号。基于所述正负号，所述矩阵处理器用所述正部分和累加器或所述负部分和累加器的部分和分数使所述中间乘积归一化，随后将所述中间乘积与所述正和累加器或所述负和累加器相加。在处理所有对浮点操作数之后，所述矩阵处理器从所述正部分和累加器减去所述负部分和累加器以产生最终和，随后使所述最终和重新归一化一次。
- 可重构的支持多精度浮点或定点运算的方法及系统-202310585437.5
- 景乃锋;何静怡;张子涵;蒋剑飞;王琴 - 上海交通大学
- 2023-05-23 - 2023-08-22 - G06F7/487
- 本发明提供了一种可重构的支持多精度浮点或定点运算的方法及系统，能够完成多路并行的浮点或定点低精度运算，也可以整体实现一个高精度的浮点或定点运算。相比于现阶段已经提出的运算单元，本发明面向神经网络中的训练和推断、已经多种数据密集型应用的多精度、多规格的计算需求，在粗粒度可重构阵列的数据位宽首先得前提下，设计支持多精度及混合精度定/浮点操作的高能效、低延迟、低面积开销运算单元；统一浮点与定点数据通路，以更小的资源开销同时支持更多样化的计算模式，避免了在处理单元中独立放置浮点和定点计算引擎后，面向不同计算需求时资源浪费的问题，大幅提升可重构阵列的混合精度运算性能。
- N进制浮点加法运算系统与方法-202210793145.6
- 赵世忠;陈澎;王纲;刘静 - 华东师范大学
- 2022-07-07 - 2023-08-22 - G06F7/485
- 本发明公开了一种N进制浮点加法运算系统与方法，其系统包括：额外精度存储单元，用来存储运算过程中额外的精度；浮点转换单元，用来将操作数转换成N进制形式；加法器，执行加法运算。其运算方法是，首先，用额外精度存储单元设置一个额外的存储与计算精度m；然后，参与运算的N进制操作数，其尾数部分要额外地多保留m位有效数字；在运算时，若损失k位数字，则若m≥k，则令额外精度存储单元中的值减少至少k，否则若km，则重新设置额外精度存储单元的值至少为k并从头开始计算。操作数的额外精度是自动变化的，即其尾数长度是自动地、动态变化的。其最终结果是正确的、准确的、精确的以及误差可控的。
- 专利分类
