[发明专利]一种改进型高速FPGA查找表电路在审
| 申请号： | 202111349248.5 | 申请日： | 2021-11-15 |
| 公开（公告）号： | CN114039593A | 公开（公告）日： | 2022-02-11 |
| 发明（设计）人： | 吴佳;李礼;吴叶楠 | 申请（专利权）人： | 上海威固信息技术股份有限公司 |
| 主分类号： | H03K19/17728 | 分类号： | H03K19/17728 |
| 代理公司： | 上海塔科专利代理事务所(普通合伙) 31380 | 代理人： | 班日华 |
| 地址： | 201702 上海市青*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及一种改进型高速FPGA查找表电路，依次通过设置快速译码电路，具有多个选择信号输入端和多个信号输出端；所述一级反相电路，具有多个配置信号输入端和与各所述配置信号输入端分别连接的一级反相器；所述传输管电路，具有多个传输管，所述传输管与各所述一级反相器对应连接，所述传输管还与所述快速译码电路的各所述信号输出端连接；所述输出电路，与所述传输管电路中的部分所述传输管连接，进而实现改善查找表电路中A‑Q延迟。 | ||
| 搜索关键词： | 一种 改进型 高速 fpga 查找 电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海威固信息技术股份有限公司，未经上海威固信息技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202111349248.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 基于三维可写存储器的可编程门阵列-201710126067.3
- 张国飙 - 杭州海存信息技术有限公司
- 2017-03-06 - 2023-10-17 - H03K19/17728
- 本发明提出一种基于三维可写存储器（3D‑W）的可编程门阵列。它含有一可编程计算单元阵列、一个可编程逻辑单元阵列和多个可编程连接。每个可编程计算单元含有至少一个3D‑W阵列，该3D‑W阵列存储一数学函数的查找表（LUT）。
- 用于融合的存储器和算术电路的方法和电路-202310159882.5
- 丹尼尔·皮尤;雷蒙德·尼森;迈克尔·菲利普·菲顿 - 阿和罗尼克斯半导体公司
- 2020-03-20 - 2023-06-09 - H03K19/17728
- 公开了用于融合的存储器和算术电路的方法和电路。一种电路包括：第一存储器电路，其能够进行操作以：从现场可编程门阵列的连接结构、重复单元内连接、或级联连接来接收地址输入，以及基于地址输入提供第一数据输出；第二存储器电路，其能够进行操作以：接收地址输入，以及基于地址输入提供第二数据输出；复用器，其能够进行操作以：接收配置输入，以及基于配置输入提供第一数据输出或第二数据输出。
- 集成电路的逻辑瓦片的时钟分配和生成体系架构及其操作方法-201880029985.7
- 成·C·王;N·U·纳图 - 弗莱克斯-罗技克斯技术公司
- 2018-06-02 - 2023-05-05 - H03K19/17728
- 包含以行和列的阵列布置的逻辑瓦片阵列的集成电路。该逻辑瓦片阵列包括：第一逻辑瓦片，以接收第一外部时钟信号，其中，第一多个逻辑瓦片中的每个逻辑瓦片使用以下来生成瓦片时钟：(i)第一外部时钟信号或(ii)来自第一多个的逻辑瓦片的多个输出时钟路径中的一个输出时钟路径的第一外部时钟信号的延迟版本；以及第二逻辑瓦片，以接收第二外部时钟信号，其中，第二多个逻辑瓦片中的每个逻辑瓦片使用以下来生成瓦片时钟：(i)第二外部时钟信号或(ii)来自第二多个的逻辑瓦片的多个输出时钟路径中的一个输出时钟路径的第二外部时钟信号的延迟版本，其中，第一外部时钟信号和第二外部时钟信号是相同的时钟信号。
- 一种组合逻辑查找表电路-202211306393.X
- 陈梁远;周柯;黎大健;赵坚;张磊;王晓明;李锐;饶夏锦;潘绍明 - 广西电网有限责任公司电力科学研究院
- 2022-10-25 - 2023-04-04 - H03K19/17728
- 本发明公开了一种组合逻辑查找表电路，包括：转换阵列电路，所述转换阵列电路用于将m位查找输入信号转换成M位热码；逻辑与阵列，所述逻辑与阵列用于将M行信号和N列信号中任一节点上放置一个二输入的与门；逻辑或运算电路，所述逻辑或运算电路用于将逻辑与运算阵列的任意一列输出逻辑进行或运算。本发明通过纯逻辑单元实现查找功能，其制造、编程和器件的复杂程度均低于现有技术中的查找表方法，同时，因为节省了存储单元，使得存储简单、操作方便的特征尤为显著，不仅降低了成本，而且查找速度快，满足了未来智能硬件实现的在线监测需求。
- 用于FPGA的测试和配置的系统和方法-201680007693.4
- L·鲁热;J·埃杜;M·朱弗雷 - 门塔公司
- 2016-10-07 - 2023-04-04 - H03K19/17728
- 用于FPGA中的查找表(LUT)和可编程路由开关的配置值是通过布置在移位寄存器中的许多触发电路来提供。该移位寄存器可以在工厂测试模式中接收测试值和在操作模式中接收操作配置值(实现客户要求的FPGA的无论什么功能性)。在移位寄存器的一端提供比特流，并且一直计时直到最后一个触发电路接收到其值。还可以在移位寄存器的另一端对值进行计时以与初始的比特流进行比较以便识别所存储的值例如因为辐射暴露的讹误。提出时钟门架构以用于将数据加载到特定所选择的移位寄存器中或者从特定所选择的移位寄存器中读取数据。
- 一种适用于片上集成的可编程逻辑阵列-202211307825.9
- 邱靖超;张栩豪;汪健;张磊;徐叔喜;吴杰 - 中国兵器工业集团第二一四研究所苏州研发中心
- 2022-10-25 - 2022-12-30 - H03K19/17728
- 本发明公开了一种适用于片上集成的可编程逻辑阵列，包括两个相互独立但内部连接的PLA模块，每一个PLA模块包括16个PLA单元；每个PLA单元都包括一个四输入的查找表，通过配置实现任何基于四输入和一个触发器的逻辑输出功能。本发明的适用于片上集成的可编程逻辑阵列，可以方便集成于片上系统中。本发明设计的可编程逻辑阵列，由两个相互独立但内部连接的PLA模块组成，每一个模块包括16个PLA单元，易于和总线接口，调整好对应总线的时序，就可以与各种常见总线通信，例如针对ARM处理器的应用领域，PLA可以挂载到基于AMBA总线规范的AXI、AHB和APB总线上。本发明可以根据使用情况进行规模扩展，甚至用PLA来实现时序逻辑电路。
- 查找表电路、数据查找方法、集成电路芯片和存储介质-201910856365.7
- 罗前 - 江苏芯盛智能科技有限公司
- 2019-09-11 - 2022-10-14 - H03K19/17728
- 本申请提供一种查找表电路、数据查找方法、集成电路芯片和存储介质，涉及集成电路领域。查找表电路包括：阵列选择模块、第一MUX组、第一延时模块和数据输出模块；第一MUX组包括至少两个MUX阵列；阵列选择模块用于确定与第一选择信号对应的目标MUX阵列，发送第一调节信号至与目标MUX阵列连接的第一延时模块；第一延时模块用于将第一调节信号延迟第一时间发送至目标MUX阵列；目标MUX阵列用于根据第一调节信号，调整第一MUX组输出的待选数据；数据输出模块用于根据第一选择信号和待选数据，输出目标数据。使用本申请的查找表电路，能有效的减少选择器的无效翻转，减少查找表的动态开关功耗，从而降低集成电路的整体功耗。
- 使用现有加法器电路来增加FPGA 4-LUT的LUT分裂度-202210114461.6
- 马塞尔·戈特 - EFINIX有限公司
- 2022-01-30 - 2022-08-02 - H03K19/17728
- 本发明涉及一种现场可编程门阵列(FPGA)，其具有4‑LUT(查找表)，该4‑LUT具有多路复用器的四个级。4‑LUT可分裂。可分裂的4‑LUT包括在FPGA编程的应用中实施多个LUT以作为包括加法器函数和其它函数的组中的函数的能力。4‑LUT的输出被暴露于根据FPGA编程的可编程的连接。4‑LUT的输出包括4‑LUT的第三级中的第一多路复用器的输出、第二级中的多路复用器的输出以及第二级或第三级中的多路复用器的输出。
- 一种数据恢复的方法、系统、设备及可读存储介质-202010530558.6
- 吴睿振;王明明;王凛;吴艳 - 山东云海国创云计算装备产业创新中心有限公司
- 2020-06-11 - 2022-06-17 - H03K19/17728
- 本申请公开了一种数据恢复的方法，包括：根据输入的数据恢复请求确定待恢复数据块的编号、原始数据块及校验数据块；根据待恢复数据块的编号计算对应的柯西逆矩阵，并根据原始数据块及校验数据块生成数据矩阵；根据柯西逆矩阵与数据矩阵的乘积对待恢复数据块进行数据恢复。本申请在解码时对随机组合的矩阵求逆运算可以基于需要求逆的柯西矩阵行列式数目通过查表得到关系式，然后代入待恢复数据块的编号即可得到所有需要的逆矩阵元素，省略了大部分运算，降低了运算复杂度，并提高了运算速度和并行度。本申请同时还提供了一种数据恢复的系统、设备及可读存储介质，具有上述有益效果。
- 用于FPGA的测试和配置的系统和方法-202210218457.4
- L·鲁热;J·埃杜;M·朱弗雷 - 门塔公司
- 2016-10-07 - 2022-05-27 - H03K19/17728
- 用于FPGA中的查找表(LUT)和可编程路由开关的配置值是通过布置在移位寄存器中的许多触发电路来提供。该移位寄存器可以在工厂测试模式中接收测试值和在操作模式中接收操作配置值(实现客户要求的FPGA的无论什么功能性)。在移位寄存器的一端提供比特流，并且一直计时直到最后一个触发电路接收到其值。还可以在移位寄存器的另一端对值进行计时以与初始的比特流进行比较以便识别所存储的值例如因为辐射暴露的讹误。提出时钟门架构以用于将数据加载到特定所选择的移位寄存器中或者从特定所选择的移位寄存器中读取数据。
- 一种可以实现分布式存储器功能的查找表结构-202110956339.9
- 高丽江;王彦林;朱辰;马建军;屈小钢;秋小强 - 北京中科胜芯科技有限公司
- 2021-08-19 - 2022-04-22 - H03K19/17728
- 本发明涉及一种可以实现分布式存储器功能的查找表结构，包括：地址译码器、字节使能模块、六输入查找表、五输入查找表、第一四输入查找表、第二四输入查找表和独立输入端。本发明提供的可以实现分布式存储器功能的查找表结构，在多粒度查找表的基础上，只增加了写地址译码器，和字节使能模块，通过对端口连接的重新分配，实现了两种模式的简单双端口存储器。该结构的读出功能复用了原来LUT表的多路选择器，从而减少了面积。
- 一种多粒度查找表结构-202110956914.5
- 高丽江;王彦林;朱辰;马建军;屈小钢;秋小强 - 北京中科胜芯科技有限公司
- 2021-08-19 - 2022-04-22 - H03K19/17728
- 本发明涉及一种多粒度查找表结构，包括：六输入查找表、五输入查找表、第一四输入查找表、第二四输入查找表和独立输入端；本发明提供的多粒度查找表结构，有利于在性能和面积（成本）之间进行平衡，兼顾性能与面积（成本）。相比2个完整的6LUT，可以实现更多的相互独立的逻辑函数。
- 一种切换式查找表电路配置方法及切换式查找表电路-202111646287.1
- 陈瑞隆;柯志斌;李淡;陈昱煌 - 厦门半导体工业技术研发有限公司
- 2021-12-30 - 2022-04-08 - H03K19/17728
- 本发明公开了一种切换式查找表电路配置方法、切换式查找表电路、误差校正码内存及电子设备。首先，获取查找表电路的多个输入地址的输入内容，然后，将多个输入地址划分为第一个数的地址组合，根据每一地址组合中相对应的输入位置的输入内容将所述地址组合划分为第二个数的地址单元，其中，不同地址组合所划分的地址单元的第二个数相同或不同，进一步，基于每一所述地址组合划分的第二个数的地址单元，配置具有第一个数的阶层的切换式查找表电路。由此，大幅减少晶体管的数量，从而大幅度缩小查找表合成电路面积。同时，基于以上查找表电路配置方法得到的电路中不存在电源到地的路径，能够有效减少因晶体管器件漏电而产生之静态功耗。
- 一种改进型高速FPGA查找表电路-202111349248.5
- 吴佳;李礼;吴叶楠 - 上海威固信息技术股份有限公司
- 2021-11-15 - 2022-02-11 - H03K19/17728
- 本申请涉及一种改进型高速FPGA查找表电路，依次通过设置快速译码电路，具有多个选择信号输入端和多个信号输出端；所述一级反相电路，具有多个配置信号输入端和与各所述配置信号输入端分别连接的一级反相器；所述传输管电路，具有多个传输管，所述传输管与各所述一级反相器对应连接，所述传输管还与所述快速译码电路的各所述信号输出端连接；所述输出电路，与所述传输管电路中的部分所述传输管连接，进而实现改善查找表电路中A‑Q延迟。
- 基于查找表的聚焦离子束友好型填充单元设计-201980094476.7
- M·K·C·雅普;A·纳卡莫托 - 微芯片技术股份有限公司
- 2019-08-02 - 2021-11-05 - H03K19/17728
- 本发明公开了一种集成电路，该集成电路包括多个逻辑功能电路，该多个逻辑功能电路设置在该集成电路上并且通过金属互连线互连以形成逻辑网络。多个可配置逻辑功能电路也设置在该集成电路上，每个可配置逻辑功能电路设置在该集成电路上的相应区域上并且不通过该金属互连线互连以形成该逻辑网络。
- 一种基于FPGA的查找表工艺映射方法及查找表-201580001651.5
- 耿嘉 - 京微雅格（北京）科技有限公司
- 2015-11-20 - 2021-06-18 - H03K19/17728
- 本发明涉及一种基于FPGA的查找表工艺映射方法及查找表，所述方法包括以下步骤：确定第一查找表第一输入信号的第一数量N1，以及确定第二查找表第二输入信号的第二数量N2；确定第一输入信号与第二输入信号中相同类型的输入信号的个数K；若N1+N2‑K≤M，则将第一查找表与第二查找表合并生成第三查找表，第三查找表具有第三数量的输入端口、第一输出端口和第二输出端口。本发明所提供一种基于FPGA的查找表工艺映射方法及查找表，可以节约FPGA芯片逻辑资源，提高FPGA芯片最大频率，降低FPGA芯片的功率，减少FPGA芯片的面积，优化FPGA芯片的布局。
- 用于可编程逻辑装置的逻辑单元-201510535534.9
- V·A·帕蒂尔;W·W·希奥;T·帕加拉尼;P·查克拉博蒂 - 快速逻辑公司
- 2015-08-27 - 2021-01-05 - H03K19/17728
- 本申请案涉及一种用于可编程逻辑装置的逻辑单元。可编程逻辑装置中的逻辑单元从路由网络接收外部信号，所述外部信号用作经由第一多路复用器选择组合逻辑信号的选择信号以及到第二多路复用器的数据输入。所述第二多路复用器在所述组合逻辑信号与所述外部信号之间进行选择且将输出信号提供到寄存器。因此，所述逻辑单元具有使用最少路由资源支持组合及/或循序函数的灵活性。第三多路复用器可选择来自所述寄存器的输出或另一信号作为来自所述逻辑单元的输出信号。当不选择所述寄存器输出作为所述输出信号时可门控关断到所述寄存器的时钟信号，借此减少动态电力消耗。所述可编程逻辑装置可包含若干个超级逻辑单元，所述若干个超级逻辑单元中的每一者包含多个逻辑单元。
- 用于可编程逻辑装置的路由网络-201510507420.3
- V·A·帕蒂尔;K·B·普拉尚塔;W·W·希奥;T·帕加拉尼;P·查克拉博蒂 - 快速逻辑公司
- 2015-08-18 - 2021-01-05 - H03K19/17728
- 本申请案涉及一种用于可编程逻辑装置的路由网络。路由网络与可编程逻辑装置的逻辑块中的逻辑岛相关联且包含用于反馈网络、街道网络及公路网络以及时钟网络中的每一者的交换器。所述交换器中的一些交换器包含多个级。所述反馈网络交换器从所述逻辑岛以及从相邻逻辑块接收信号，且将输出提供到所述街道网络交换器的一或多个级。所述街道网络交换器从所述反馈网络交换器接收所述信号并从相邻公路网络交换器接收信号，且将输出提供到所述逻辑岛。时钟网络交换器可接收专用时钟信号或高扇出信号作为输入，且将输出提供到所述街道网络交换器。所述公路网络交换器从所述逻辑岛并从相邻公路网络交换器接收信号，且将输出提供到相邻公路网络交换器。
- 一种直接数字频率合成方法-202010978088.X
- 赵亮亮;杨陈;汪钰;谭龙龙 - 中国工程物理研究院电子工程研究所
- 2020-09-16 - 2020-12-18 - H03K19/17728
- 本发明公开了一种直接数字频率合成方法，该方法首先将相位累加器的输出相位分为两个随机相位，然后分别将这两个随机相位再分解为多个有效相位位宽相等的相位，之后构建与上述有效相位位宽相等的相位一一对应的查找表，并进行查询，最后对查询结果进行多级信号合成，并将最终的合成信号送至数模转换器中输出。本发明的合成方法利用复数信号运算及欧拉公式法则，在不改变输出结果的同时实现了对多查找表的随机查询，有效解决了目前直接数字频率合成器因量化误差引入的信号杂散问题，提高了信号杂散抑制比，而且本发明采用多查找表的方法节省查找表资源，节约直接数字频率合成器的应用成本，扩展了其应用范围。
- 一种准N查找表的FPGA架构-202010826022.9
- 廖永波;林凡;侯伶俐;李平;聂瑞宏;彭辰曦 - 电子科技大学
- 2020-08-17 - 2020-11-13 - H03K19/17728
- 一种准N查找表的FPGA架构，涉及集成电路技术。本发明是基于一种准N查找表的FPGA架构的设计，以常用的四查找表FPGA为例，本发明使用的准五查找表，具有五个输入信号及17种输出状态包括16种可编程状态以及1种关断状态。其中五个输入信号包括四个常规输入信号和一个控制输入信号，只有控制信号为低时与四个常规输入信号组成16种可编程输出状态；当控制信号为高时查找表都被关闭，这意味着查找表不存在漏电流。本发明的有益效果是：通过关断待机的查找表，可以显著降低FPGA的静态功耗，解决现在静态功耗过大的问题；可以解决由于FPGA晶体管密度较大带来的成品率较低的问题，当出厂检测FPGA中有小部分查找表功能异常时，可通过软件编程的方式将该损坏部分查找表的控制输入信号长置为0，使损坏的查找表部分保持关闭被禁用，进而防止其影响整个电路的良性。
- 可分裂的查找表及逻辑元件-201410504037.8
- D.路易斯;B.彼得森;S.卡普塔诺卢;A.李 - 阿尔特拉公司
- 2004-02-09 - 2020-10-23 - H03K19/17728
- 本发明涉及可分裂的查找表及逻辑元件。一种逻辑元件包括存储元件，多路复用器和控制信号。这些多路复用器按等级排列并且包括最高等级的多路复用器，其具有连接到存储元件的输入端和连接到次高等级的多路复用器输入端的输出端，这些多路复用器还包括一个第一等级的多路复用器，其具有连接到第二等级的多路复用器的输出端的输入端和至少一个输出端。控制信号被连接到多路复用器。在第一种操作模式下，控制信号确定在至少一个第一等级多路复用器输出端处的第一模式输出，在第二操作模式下，控制信号确定在所选择的非第一等级多路复用器输出端处的第二模式输出。
- 一种基于磁性斯格明子的可重构逻辑器件-201711049783.2
- 游龙;罗时江;李欣 - 华中科技大学
- 2017-10-31 - 2020-07-28 - H03K19/17728
- 本发明公开了一种基于磁性斯格明子的可重构逻辑器件，属于逻辑门电路技术领域。本发明所述逻辑器件为重金属层和铁磁层的双层结构；铁磁层由两条平行纳米线轨道局部相连构成；在两条纳米线轨道的左端各放置一个MTJ作为输入端，在其中一条纳米线轨道的右端放置一个MTJ作为输出端；对输入端施加电压或电流脉冲，产生斯格明子；输出端用于检测斯格明子；对输出控制端施加正负电压或电流脉冲，用于实现输出端高低电位的输出；分别在纳米线轨道的两个连接处之间设置两个传输控制端。本发明的一种基于磁性斯格明子的可重构逻辑器件通过对输出控制端、传输控制端施加不同状态的电压或电流的组合，实现与、或、非、与非和或非逻辑功能。
- 专利分类
