[发明专利]基于上下文的循环分支预测在审
| 申请号： | 202111331699.6 | 申请日： | 2021-11-11 |
| 公开（公告）号： | CN114647596A | 公开（公告）日： | 2022-06-21 |
| 发明（设计）人： | 孙科;R·布兰科;胡科开 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F12/1045 | 分类号： | G06F12/1045 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 李炜;黄嵩泉 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了基于上下文的循环分支预测。集成电路的实施例可包括分支预测器，用于预测是否针对一条或多条指令采用条件分支，该分支预测器包括电路，该电路用于标识这一条或多条指令中的循环分支指令，并基于循环分支指令的上下文提供针对循环分支指令的分支预测。公开并要求保护其他实施例。 | ||
| 搜索关键词： | 基于 上下文 循环 分支 预测 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202111331699.6/，转载请声明来源钻瓜专利网。
- 上一篇：RFID标签
- 下一篇：一种检测油浸式变压器内部故障的方法
- 同类专利
- 用于地址转换的方法和持久性存储装置-202310383496.4
- 丹尼尔·李·赫尔米克;苏曼什·詹妮亚乌拉文卡塔 - 三星电子株式会社
- 2023-04-10 - 2023-10-20 - G06F12/1045
- 一种用于地址转换的方法和持久性存储装置被提供。在一些实施例中，所述方法包括：通过持久性存储装置接收第一地址转换高速缓存条目；通过持久性存储装置接收输入‑输出命令；以及通过持久性存储装置执行输入‑输出命令，执行输入‑输出命令的步骤包括：对基于输入‑输出命令并且基于第一地址转换高速缓存条目计算的地址处的存储器位置执行直接存储器访问。
- 地址空间的更新方法、装置及设备-202210043654.7
- 袁俊卿;薛雨;刘立超 - 龙芯中科技术股份有限公司
- 2022-01-14 - 2023-07-25 - G06F12/1045
- 本申请提供的地址空间的更新方法、装置及设备，所述方法包括：接收第一进程的切换指令；若确定所述第一软件地址空间标识符不为空、且不位于当前的预设取值范围中，则为所述第一进程分配对应的第一软件地址空间标识符；确定所述第一进程对应的第一硬件地址空间标识符；清空所述转换旁视缓冲器中所述第一硬件地址空间标识符所对应的虚拟地址以及物理地址；依据所述第一软件地址空间标识符以及硬件地址空间标识符的取值范围，更新所述预设取值范围。通过本实施例提供的更新方式，可以降低进程切换过程中无法命中转换旁视缓冲器的概率，提高转换旁视缓冲器的地址转换效率。
- 近存储器处理双列直插式存储器模块-202210619264.X
- 埃尔多·马修·帕西亚克卡拉·托姆布拉;拉维·尚卡尔·文卡塔·乔纳拉加达;维瑟努·查兰·图姆马拉;苏鎭麟;李宗键;普拉尚特·维什瓦纳特·马亨德拉卡尔 - 三星电子株式会社
- 2022-06-01 - 2023-06-13 - G06F12/1045
- 提供了一种近存储器处理双列直插式存储器模块，近存储器处理双列直插式存储器模块包括随机存取存储器(RAM)、近存储器处理(NMP)电路和第一控制端口。NMP电路用于从主机系统接收命令，响应于所述命令而确定将要对RAM执行的操作以及RAM内的针对确定的操作的数据的位置。第一控制端口与主机系统的第二控制端口交互，以使NMP电路能够响应于接收的命令而与主机系统交换控制信息。
- 基于日志文件系统的非易失内存构建磁盘cache的方法及系统-202010104313.7
- 黄林鹏;郑圣安;屠要峰;杨洪章;沈艳艳;陈雨亭;闫格 - 上海交通大学;清华大学
- 2020-02-20 - 2023-06-06 - G06F12/1045
- 本发明提供了一种基于日志文件系统的非易失内存构建磁盘cache的方法及系统，包括：非易失内存cache包括非易失内存数据cache和非易失内存元数据cache；在非易失内存cache的初始化阶段，检查非易失内存中设置的关机标记，当检查到不是正常关机时，则非易失内存cache执行故障恢复操作保证系统一致性；在非易失内存cache的初始化完成后，在数据cache执行数据提交，在元数据cache执行元数据提交操作，在非易失内存cache的存储空间不足时，由数据cache执行数据回写操作，由元数据cache执行元数据回写操作；本发明避免数据的双重写，减少元数据的写放大，提高系统整体性能。
- 一种两级转换旁路缓冲的管理装置及方法-201911100428.2
- 胡向东;路冬冬;张海龙;何军;杜鑫 - 上海高性能集成电路设计中心
- 2019-11-12 - 2023-02-24 - G06F12/1045
- 本发明涉及一种两级转换旁路缓冲的管理装置和方法，其中，请求记录模块用于记录当前命中二级转换旁路缓冲，但尚未将命中信息装入一级转换旁路缓冲的请求；二级转换旁路缓冲命中信息记录模块用于记录请求命中二级转换旁路缓冲的相关信息；所述请求比较模块用于对准备登记请求记录模块的请求与当前已登记的请求进行比较。方法包括：访存请求在不命中一级TLB时访问二级TLB，如果命中二级TLB，则分别使用请求记录模块和二级TLB命中信息记录模块记录请求的相关信息，并在一级TLB空闲时，将请求记录模块和二级TLB命中信息记录模块中缓存的虚实地址映射关系装入一级TLB。本发明能够以较小的硬件复杂度实现两级TLB的管理。
- 数据储存系统的控制单元以及逻辑至物理映射表更新方法-201810377055.2
- 苏哲稔 - 慧荣科技股份有限公司
- 2018-04-25 - 2022-11-25 - G06F12/1045
- 本发明涉及数据储存系统的控制单元以及逻辑至物理映射表更新方法，采用至少两个缓存器。第一缓存器用以动态维护一物理至逻辑映射表(F2H)。该物理至逻辑映射表记录一目标区块中一使用者数据的一物理地址至一逻辑地址的一映射关系。该控制单元对该映射关系进行反向转换以取得一反向记录，并依据该反向记录的一逻辑地址选取一目标逻辑至物理映射子表。第二缓存器用以缓存读取自一主机端缓存器(HMB)的该目标逻辑至物理映射子表。该控制单元依据该反向记录对该目标逻辑至物理映射子表进行更新。
- 模拟计算系统中的存储器追踪-202111622652.5
- A·奥兰多;D·卡拉乔;A·A·罗韦利 - 美光科技公司
- 2021-12-28 - 2022-08-05 - G06F12/1045
- 描述了与模拟计算系统中的存储器追踪相关的系统、设备和方法。静态追踪点可以插入到特定功能中作为操作模拟计算系统的部分。通过执行包含静态追踪点的功能作为存储器存取请求的部分，模拟计算系统可以接收对应于真实计算系统中的虚拟地址和物理地址两者的信息，在所述真实计算系统中存储对应于存储器存取请求的数据。
- 一种内存访问方法、装置及处理器-202210405382.0
- 邵立松;闫志伟;王振 - 飞腾信息技术有限公司
- 2022-04-18 - 2022-07-08 - G06F12/1045
- 本申请提供一种内存访问方法、装置及处理器，应用于计算机技术领域，该方法在获取携带有虚拟地址的内存访问请求后，基于虚拟地址进行二级地址翻译，得到中间物理地址、包括与中间物理地址对应的至少一项访存策略的第一访问属性、物理地址以及包括与物理地址对应的至少一项访存策略第二访问属性，进一步将第一访问属性和第二访问属性中访存策略更少的访问属性作为目标访问属性，最终按照目标访问属性访问物理地址对应的存储空间，由于目标访问属性包括的访问策略更少，对访问过程的限制也就更少，与其他设备访问相同内存空间时产生差异的可能性会极大降低，进而有效降低访问内存过程中数据读/写异常的可能性。
- 基于上下文的循环分支预测-202111331699.6
- 孙科;R·布兰科;胡科开 - 英特尔公司
- 2021-11-11 - 2022-06-21 - G06F12/1045
- 本申请公开了基于上下文的循环分支预测。集成电路的实施例可包括分支预测器，用于预测是否针对一条或多条指令采用条件分支，该分支预测器包括电路，该电路用于标识这一条或多条指令中的循环分支指令，并基于循环分支指令的上下文提供针对循环分支指令的分支预测。公开并要求保护其他实施例。
- 电路和方法-202110292847.1
- 托马斯·弗兰兹·盖特纳;维斯瓦纳·查克瓦拉;耿光辉 - ARM有限公司
- 2021-03-18 - 2021-09-28 - G06F12/1045
- 本申请涉及电路和方法。一种电路包括：属性存储电路，具有多个条目以保存限定由事务源电路发起的至少一个事务属性的数据；比较器电路，用于将给定的数据处理事务的事务属性与属性存储电路所保存的数据进行比较，以检测给定的数据处理事务是否将被属性数据由相应条目保存的任何数据处理事务解析；控制电路，当比较器电路检测到给定的数据处理事务将由相应条目保存的数据处理事务履行时，将给定的数据处理事务与相应条目相关联，以形成一组相关联的数据处理事务；所述控制电路包括输出电路，响应于所述一组相关联的数据处理事务中的数据处理事务的解析，将解析提供给事务源电路，作为所述一组相关联的事务中的每一者的解析。
- 一种基于龙芯处理器平台的高速缓存作内存的方法-201710928637.0
- 钱宇力;孙海勇;吴少刚;张福新 - 江苏航天龙梦信息技术有限公司
- 2017-10-09 - 2021-08-31 - G06F12/1045
- 本发明公开了一种基于龙芯处理器平台的高速缓存作内存的方法，依次包括以下步骤：S1、保证CPU的各个核的同步和互斥；S2、根据需要锁一定容量的共享缓存作为内存使用；S3、从ROM上复制UEFI的SEC和PEI阶段所属的代码到步骤S2设置好的作为内存使用的共享缓存中；S4、设置栈和堆，从汇编环境跳转到共享缓存作为内存中的C环境继续执行代码；S5、执行SEC和PEI的相关代码并初始化系统内存；S6、系统内存初始化完成后，在执行流程从PEI进入DXE之前，解锁被步骤S2锁定的作为内存使用的共享缓存区域。该方法在龙芯处理器平台实现将高速缓存作内存使用。
- 分配连续物理内存空间到设备的方法及系统-201710177522.2
- 龚景富;邱升誉 - 联发科技股份有限公司
- 2017-03-23 - 2021-07-02 - G06F12/1045
- 本发明公开一种分配连续物理内存空间到设备的方法及系统。该方法包括：将物理内存的给定区域标记为可迁移的；从操作系统内核接收分配内存给设备的请求，该请求指示在虚拟化内存中的可用虚拟化页面的第一集合；确定将要分配给该设备的该物理内存中的连续帧的集合，该连续帧的集合被映射到虚拟化页面的第二集合；通过管理程序禁能该可用虚拟化页面的第一集合和该虚拟化页面的第二集合的映射；以及在禁能该映射后，将该连续帧的集合中的一个或多个被占用的帧迁移出该给定区域，以允许将该连续帧的集合分配给该设备。本发明所公开的分配连续物理内存空间到设备的方法及系统，即使当请求较大的内存大小时，分配也就可很快速并且稳定。
- 数据存储设备及其操作方法-201710801516.X
- 金守年 - 爱思开海力士有限公司
- 2017-09-07 - 2021-06-22 - G06F12/1045
- 一种数据存储设备包括：非易失性存储器装置；随机存取存储器，其包括被配置为存储从主机设备接收的逻辑地址与非易失性存储器装置的物理地址之间的映射信息的地址映射表；以及处理器，其被配置成当从主机设备接收写入请求时，通过改变写入逻辑地址的位中的特定位的值来生成修改的写入逻辑地址并且将修改的写入逻辑地址存储在地址映射表中。
- 加载存储单元的实现方法、装置和计算机存储介质-202110145632.7
- 王通 - 鹏城实验室
- 2021-02-03 - 2021-05-28 - G06F12/1045
- 本发明公开了一种加载存储单元的实现方法、装置和计算机存储介质，该方法包括以下步骤：当接收到写数据指令时，将写数据指令进行地址转译后保存于写数据缓冲区，并准备接收下一条写数据指令；当接收到读数据指令时，将读数据指令进行地址转译后向写数据缓冲区查询是否存在地址冲突；当存在地址冲突时，从写数据缓冲区中读取数据；当不存在地址冲突时，从系统存储器读取数据。解决了现有技术中现有技术中存在执行读数据指令或者写数据指令时的延时与吞吐率问题。
- 具有逻辑转物理地址架构的SPI闪存控制芯片-202010765069.9
- 施冠良;郑文豪;刘安伟;朱纯莹;黄欢 - 南京扬贺扬微电子科技有限公司
- 2020-08-03 - 2020-11-20 - G06F12/1045
- 本发明公开了一种具有逻辑转物理地址架构的SPI闪存控制芯片，包括：SPI协议模块、地址映射模块、微处理器模块、数据缓存模块、错误修正码模块、闪存协议模块。其中，地址映射模块采用依赖于逻辑物理映射表LPT和保留页表RPT以改变限定逻辑转物理地址范围大小的方式来实现”区域性的逻辑地址转物理地址”的功能。LPT和RPT为以记忆体(SRAM)方式来记录存放，以记忆体架构来节省暂存器的设计以降低硬件资源的消费，从而实现在特定的范围领域内实现热资料区的处理，让主芯片在应用上，能以最直观的方式来处理热资料，在特定的地址范围内直接对SPI NAND Flash进行读写，无需另外占用主芯片资源，具有省电、高效、快速的优点。
- 存储装置和操作存储装置的方法-201610389748.4
- 蔣大勋;金补尾;尹松虎 - 三星电子株式会社
- 2016-06-03 - 2020-11-10 - G06F12/1045
- 提供了存储装置和操作存储装置的方法。所述存储装置可包括：非易失性存储器装置；以及控制器，被配置为根据来自外部主机装置的读请求，控制非易失性存储器装置的读操作。控制器被配置为读取包括片段的映射数据，并且基于确定片段是否对应于顺序数据，将不同类型的映射数据存储在内部随机存取存储器(RAM)中。
- 存储设备的虚拟校验数据缓存-201910246121.7
- 邵蔚然;刘玉进 - 北京忆恒创源科技有限公司
- 2019-03-28 - 2020-10-09 - G06F12/1045
- 本申请公开了提供虚拟校验数据缓存的方法。本申请的提供虚拟校验数据缓存的方法，包括：获取分配虚拟校验数据缓存的单元的请求；获取可用的虚拟校验数据缓存的第一单元；获取可用的校验数据缓存的第一单元，记录获取的虚拟校验数据缓存的第一单元与校验数据缓存的第一单元的关联关系；用虚拟校验数据缓存的第一单元和/或校验数据缓存的第一单元响应分配虚拟校验数据缓存的单元的请求。
- cache存储装置-201810634621.3
- 龙树生 - 珠海市杰理科技股份有限公司
- 2018-06-20 - 2020-07-14 - G06F12/1045
- 本申请涉及一种cache存储装置。cache存储装置包括：多个内核、一个cache存储器以及物理内存；各内核分别与cache存储器连接；cache存储器与物理内存以组相联映射关系相连。本方案中，多个内核通过同一个cache存储器连接与物理内存连接，多个内核形成统一的高速缓冲存储器，无需区分本内核的cache存储器和其他内核cache存储器，无需设计一致性协议保证cache存储器之间的同步性，减少数据一致性相关的信息访问与同步的通信，从而减少通信阻塞，提高cache存储器的工作效率。
- 基于存储器的统计方法、装置以及存储设备-202010137441.1
- 齐鹏 - 杭州迪普信息技术有限公司
- 2020-03-02 - 2020-07-03 - G06F12/1045
- 本申请提供了一种基于存储器的统计方法、装置以及存储设备，涉及数据处理技术领域，解决了连续的相同统计内容操作使较多个时隙浪费的技术问题。该方法包括：从所述存储器的入端口获取统计内容，确定针对所述统计内容待进行的第一操作；基于所述统计内容进行地址映射，得到第一地址；所述第一地址为所述统计内容在所述存储器中对应的地址；根据所述第一操作对所述第一地址添加指定位数的第一数据，得到第二地址；所述第二地址为所述存储器中的实际物理地址；基于所述第二地址针对所述统计内容进行第一操作。
- 数据访问方法及装置-201710571483.4
- 李琪;崔鲁平;熊礼文;徐志通;孙璐;陈俊锐;余谓为;李又麟 - 华为技术有限公司
- 2017-07-13 - 2020-06-26 - G06F12/1045
- 本公开提供了一种数据访问方法及装置，属于存储技术领域。该方法包括：根据数据访问指令携带的基地址和偏移地址，获取待访问数据的虚拟地址；根据虚拟地址的高位，查询与虚拟地址对应的物理地址的高位；对物理地址的高位中的第一索引位与虚拟地址中的第二索引位进行组合，得到物理地址的索引位，第二索引位是指虚拟地址中与物理地址的索引位对应的地址位，第一索引位是指物理地址的索引位中除第二索引位以外的地址位；根据物理地址的索引位和标签位，进行数据访问。本公开简化了处理级数，降低了数据访问的耗时。
- 缓冲区交换的方法和相关处理器-201810361962.8
- 庄舒婷;沈允中 - 联发科技股份有限公司
- 2018-04-20 - 2019-07-19 - G06F12/1045
- 本发明提供了缓冲区交换的方法和相关处理器，其交换多个缓冲区以分别成为前缓冲区和多个后缓冲区，使得能够读取绘制到前缓冲区的帧，并且将另一帧绘制到所述多个后缓冲区中的一个。所述方法包括：迭代用于绘制帧序列中的每一个的过程，其中所述过程包括：根据输入数据选择多个交换行为中的一个，并且通过所选择的交换行为执行所述缓冲区交换。本发明可以通过根据输入数据改变交换行为来执行缓冲区交换，从而可以自动地、自适应地、灵活地和/或动态地执行改变交换行为从而实现缓冲区交换。
- 存储系统的内存数据查找方法、装置、设备及存储介质-201910320293.4
- 王永刚 - 苏州浪潮智能科技有限公司
- 2019-04-19 - 2019-07-19 - G06F12/1045
- 本发明公开了一种基于存储系统的内存数据查找方法，包括：接收对目标数据的查找指令；利用目标逻辑卷信息及目标地址偏移信息确定目标Hash Key值；查找与目标Hash Key值相同的目标Hash冲突链；从目标Hash冲突链中查找与目标逻辑卷信息及目标地址偏移信息相同的目标缓存块，确定目标数据。可见，在本方案中，为了提升内存数据的查找效率，将所有内存数据采用Hash冲突链进行组织，通过逻辑卷信息及地址偏移信息可快速确定包含内存数据的Hash冲突链，进而从Hash冲突链中快速查找内存数据；本发明还公开了一种基于存储系统的内存数据查找装置、设备及计算机可读存储介质，同样能实现上述技术效果。
- 存储器装置与其操作方法-201510422191.5
- 张育铭;黄伟杰;黄莉君;张弘升;李祥邦;刘庭宇;刘建兴;郭乃萍 - 旺宏电子股份有限公司
- 2015-07-17 - 2019-05-10 - G06F12/1045
- 本发明提供了一种存储器装置。该存储器装置包括一存储器控制器与一非易失性存储器。非易失性存储器耦接到存储器控制器并储存一映射表与一日志表。该存储器控制器用以将一数据及该数据的一逻辑地址写到该非易失性存储器，并从非易失性存储器的映射表加载相关于该数据的逻辑地址的映射信息到存储器控制器的一映射高速缓存。并且，存储器控制器更用以使用该数据的逻辑地址与该数据的物理地址之间的一更新映射关系更新该映射高速缓存，并执行一日志操作以将该更新映射关系写到日志表。
- 一种验证内存可用性的方法和系统-201810744942.9
- 郭美思 - 郑州云海信息技术有限公司
- 2018-07-09 - 2018-11-27 - G06F12/1045
- 本发明公开了一种验证内存可用性的方法，所述方法包括以下步骤：获取内存的起始物理地址；打开/dev/mem设备文件；将所述/dev/mem设备文件映射到所述内存中；以及在所述内存的地址空间上寻址来进行内存读写操作。本发明通过映射/dev/mem建立起直接读写物理内存的通道，使用户能够直接访问物理内存，提高了效率，特别是在异构混合内存系统中，高效地验证非易失性内存可用性能够发挥出异构混合内存系统的优势。
- 利用可编程哈希地址的控制缓存访问的方法及相关缓存控制器-201510808903.7
- 黄锡霖;柯澄瑛;钟炘澔;陈朝钦 - 联发科技（新加坡）私人有限公司
- 2015-11-20 - 2018-10-09 - G06F12/1045
- 一种用于控制缓存访问的方法，所述方法至少包含以下步骤：接收存储地址；利用哈希地址逻辑基于存储地址的至少一部分执行可编程哈希函数以生成哈希地址；以及至少部分地基于哈希地址确定缓存索引。
- 在使用共享虚拟存储器的处理器中加速操作的装置和方法-201280072078.3
- E·威斯曼;K·K·凡塞纳坦;Y·扎克;B·靳兹伯格;R·罗恩 - 英特尔公司
- 2012-03-30 - 2018-04-10 - G06F12/1045
- 描述了用于将前端核耦合到加速器组件(诸如图形加速器)的装置和方法。例如，描述了一种装置，包括加速器，包括一个或多个执行单元(EU)用于执行特定的指令集；以及前端核，包括通信耦合到加速器的转换后备缓冲器(TLB)，并且向加速器提供存储器访问服务，存储器访问服务包括响应于加速器需要访问系统存储器，代表加速器执行TLB查找操作以将虚拟地址映射到物理地址。
- 在有虚拟标识的高速缓冲存储器中确定别名地址的高速缓存命中/未中及相关系统及方法-201380005243.8
- 詹姆斯·诺里斯·迪芬德尔费尔;罗伯特·D·克兰西;托马斯·菲利普·施派尔 - 高通股份有限公司
- 2013-01-17 - 2018-01-30 - G06F12/1045
- 本发明揭示用于在有虚拟标识的高速缓冲存储器中确定别名地址的高速缓存命中/未中的设备及相关系统及方法。在一个实施例中，提供一种用于VIVT高速缓冲存储器的虚拟别名高速缓存命中/未中检测器。所述检测器包括TLB，所述TLB经配置以从所述VIVT高速缓冲存储器接收第一虚拟地址及第二虚拟地址，所述第二虚拟地址是由基于所述第一虚拟地址进行的对所述VIVT高速缓冲存储器的索引读取产生。所述TLB经进一步配置以产生分别从所述第一虚拟地址及所述第二虚拟地址转译的第一物理地址及第二物理地址。所述检测器进一步包括比较器，所述比较器经配置以接收所述第一物理地址及所述第二物理地址且基于所述第一物理地址与所述第二物理地址的比较实现别名高速缓存命中/未中指示符的产生。以此方式，所述虚拟别名高速缓存命中/未中检测器即使在存在别名寻址的情况下也正确地产生高速缓存命中及高速缓存未中。
- 一种内存管理方法及装置-201310743178.0
- 马君慧 - 华为技术有限公司
- 2013-12-28 - 2017-06-06 - G06F12/1045
- 本发明公开了一种内存管理方法及装置，该方法包括查找写指针在循环缓冲器中当前所指的第一地址；根据网络摄像机传输过来的第一数据帧，获取第一数据帧的特征信息，并存储特征信息；将第一数据帧写入第一地址；当需要读取第一数据帧时，查找读指针在循环缓冲器中当前所指的地址；当读指针在循环缓冲器中当前所指的地址为第一地址时，获取特征信息；根据特征信息从第一地址读取第一数据帧。实施本发明实施例，可以提高网络硬盘录像机的整体性能。
- 基于内存的数据存储方法、装置、处理器和电子设备-201410071983.8
- 李功;陈岚;郝晓冉 - 中国科学院微电子研究所
- 2014-02-28 - 2017-03-01 - G06F12/1045
- 本申请公开一种基于内存的数据存储方法及相应设备，该方法应用于电子设备，且电子设备中设置有DRAM和PRAM。该方法中分别为DRAM和PRAM分配内存域；获取待存入内存的数据的虚拟空间的地址，确定所属虚拟内存区；然后将数据存储至与虚拟内存区相对应的内存域中的空闲内存块中。当虚拟地址属于虚拟内存堆栈段时，分配属于DRAM内存域中的空闲内存块；当虚拟地址属于虚拟内存代码段、数据段或共享段时，分配属于PRAM内存域的空闲内存块。本申请根据DRAM和PRAM的优缺点进行数据存储，将具有不同读写特性的数据存储至相应存储空间，发挥PRAM和DRAM在读、写方面的性能优势，可降低内存系统的功耗，增大内存容量。
- 单页表条目内的多组属性字段-201380039836.6
- 科林·克里斯托弗·夏普;托马斯·安德鲁·萨托里乌斯 - 高通股份有限公司
- 2013-07-18 - 2016-11-30 - G06F12/1045
- 第一处理单元(110)及第二处理单元(120)可存取系统存储器(130)，所述系统存储器(130)存储所述第一处理单元及所述第二处理单元所共用的共用页表(132)。所述共用页表可存储用于由应用的工作存取的存储器块的虚拟存储器地址到物理存储器地址的映射。所述共用页表内的页条目可包含界定所述第一处理单元对所述存储器块的可存取性的第一组属性位、界定所述第二处理单元对所述相同存储器块的可存取性的第二组属性位，及界定所述存储器块的物理地址的物理地址位。
- 专利分类
