[发明专利]一种CML高速宽范围异步分频器、分频装置及电子设备有效
| 申请号： | 202011247752.X | 申请日： | 2020-11-10 |
| 公开（公告）号： | CN112636746B | 公开（公告）日： | 2022-10-21 |
| 发明（设计）人： | 袁昊煜;杨扬;魏鲁;张雷 | 申请（专利权）人： | 成都振芯科技股份有限公司 |
| 主分类号： | H03K23/66 | 分类号： | H03K23/66 |
| 代理公司： | 成都睿道专利代理事务所(普通合伙) 51217 | 代理人： | 贺理兴 |
| 地址： | 610041 四川*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种CML高速宽范围异步分频器、分频装置及电子设备，包括时钟信号端口、控制信号端口、异步分频模块、与运算模块、D触发器、第一反相器和输出端口；异步分频模块包括若干个二分频器；第一个二分频器的时钟引脚和D触发器的时钟引脚与时钟信号端口连接，后续各个二分频器的时钟引脚与前一个二分频器的输出引脚连接，且各个二分频器的输出引脚与与运算模块的各个输入端一一对应连接；与运算模块的输出端与D触发器的输入端连接；输出端口和第一反相器的输入端与D触发器的输出端连接；各个二分频器的复位引脚和与运算模块的一个输入端与第一反相器的输出端连接；各个二分频器的控制引脚与控制信号端口的各个输入引脚一一对应连接。 | ||
| 搜索关键词： | 一种 cml 高速 范围 异步 分频器 分频 装置 电子设备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都振芯科技股份有限公司，未经成都振芯科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202011247752.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 用于数字系统中时钟合成器的1-16和1.5-7.5分频器-201710357674.0
- 吴卿乐;牛祺 - 豪威科技股份有限公司
- 2017-05-19 - 2023-10-13 - H03K23/66
- 分频器单元具有被配置为以奇整数分频的数字分频器和耦接至数字分频器的输出的倍增频率的双边沿触发的单稳态触发器。分频器单元可被配置为以至少可选自1.5、2.5、3.5的非整数比的可配置比对输入频率分频。在实施例中，分频器单元依赖于电路延迟以确定输出脉冲宽度，在其他实施例中，输出脉冲宽度由时钟信号确定。在实施例中，单元可被配置为以至少可选自1.5、2.5、3.5、4.5、5.5、6.5、7.5的非整数比和包括2、4、6、8的许多整数比的可配置比对输入频率分频。在实施例中，数字分频器可被配置为为单稳态触发器提供50％占空比。
- 时钟分频电路-202310720224.9
- 房铭;王梦梦;冯立伟;韦金城 - 河南矽思微电子有限公司
- 2023-06-19 - 2023-09-05 - H03K23/66
- 本发明公开一种时钟分频电路，属于时钟分频技术，包括使能模块，基于第一输入时钟信号和第五信号得到开关信号；分频比配置字调节模块，用第二时钟信号采样输入分频比配置字得到第一分频比配置字，用第二时钟信号采样第一分频比配置字得到第二分频比配置字；动态分频器模块，在输出信号分频比配置字控制下对第二输入时钟信号进行分频或不分频，输出第一输出时钟信号；第一输出时钟信号经反相得到第二输出时钟信号，第二输出时钟信号经反相得到第三时钟信号，第三时钟信号经反相得到第二时钟信号，将第二输出时钟信号和第十三信号进行或非运算后得到最终输出时钟信号。本发明能够实现输出时钟信号动态分频，输出时钟信号不会产生毛刺。
- 一种50%占空比的2-7预分频器-202310167814.3
- 李元勋;王茗璐;李勃彦 - 电子科技大学
- 2023-02-27 - 2023-05-16 - H03K23/66
- 本发明涉及分频器集成电路技术领域，具体为一种50％占空比的2‑7预分频器。本发明包含一个带分频比扩展位的2/3分频单元，一个附加2分频逻辑模块，一个附加扩展传输路径模块和一个奇数整数占空比校正逻辑模块。本发明首先根据分频比在2/3分频单元进行除2/除3操作，再将其输出信号输入附加2分频逻辑中，当分频比大于3时，附加扩展传输路径模块工作，当分频比为奇数时，占空比校正模块会对输入信号进行占空比校正。相比现有技术，本发明电路结构简单，分频比覆盖率广、噪声贡献低以及输出占空比接近50％，可以应用于多模可编程分频器中。
- N位元计数器及除频器-201811415720.9
- 罗吉斯 - 瑞昱半导体股份有限公司
- 2018-11-26 - 2023-03-31 - H03K23/66
- 本发明公开了除频器及N位元计数器，该N位元计数器包含一N位元计数电路、一重载信号产生电路与一重置电路。N位元计数电路从一初始值开始计数以产生由N个位元构成的一计数值，并于一重载信号的电平由一第一重载电平变为一第二重载电平时，载入该初始值以从该初始值重新开始计数。重载信号产生电路于该N个位元中的K个位元的一逻辑与结果由一第一值变成一第二值时，令重载信号的电平由第一重载电平变为第二重载电平。重置电路于重载信号的电平由第一重载电平变为第二重载电平时，令该重置信号的电平由一第一重置电平变为一第二重置电平以重置该重载信号产生电路，从而令重载信号的电平变为第一重载电平，使得该N位元计数电路重新开始计数。
- 宽带预分频器-202023289828.3
- 田彤;伍锡安;袁圣越 - 麦堆微电子技术（上海）有限公司
- 2020-12-31 - 2023-02-28 - H03K23/66
- 本实用新型提供一种宽带预分频器，包括第一数据选择器、第二数据选择器、第一与非门、第二与非门及第一触发器，且在第一数据选择器与第二数据选择器之间设有分频触发器组；第一数据选择器分别与分频触发器组和第一与非门连接；第一与非门和第二与非门均与第一触发器连接；第二数据选择器分别与分频触发器组和第二与非门连接；第二与非门与分频触发器组连接；本实用新型通过增加两个数据选择器即实现了频带的切换，既简化了电路的复杂度，降低了电路的设计难度，又有效避免了电路工作速度的降低；能够针对不同频带实现不同的预分频比，极大地扩展了该宽带预分频器的工作频率范围，大大增强了该宽带预分频器的通用性和适用性。
- 一种CML高速宽范围异步分频器、分频装置及电子设备-202011247752.X
- 袁昊煜;杨扬;魏鲁;张雷 - 成都振芯科技股份有限公司
- 2020-11-10 - 2022-10-21 - H03K23/66
- 本发明提供一种CML高速宽范围异步分频器、分频装置及电子设备，包括时钟信号端口、控制信号端口、异步分频模块、与运算模块、D触发器、第一反相器和输出端口；异步分频模块包括若干个二分频器；第一个二分频器的时钟引脚和D触发器的时钟引脚与时钟信号端口连接，后续各个二分频器的时钟引脚与前一个二分频器的输出引脚连接，且各个二分频器的输出引脚与与运算模块的各个输入端一一对应连接；与运算模块的输出端与D触发器的输入端连接；输出端口和第一反相器的输入端与D触发器的输出端连接；各个二分频器的复位引脚和与运算模块的一个输入端与第一反相器的输出端连接；各个二分频器的控制引脚与控制信号端口的各个输入引脚一一对应连接。
- 脉宽小数调节运算器-202210825544.6
- 阴亚东;黄怡涛;陈志璋 - 福州大学
- 2022-07-14 - 2022-10-14 - H03K23/66
- 本发明提出一种脉宽小数调节运算器，包括：相连接的脉宽小数调节器、状态控制器、整数分频器和脉宽运算器；输入的信号包括分频时钟信号，参考时钟信号，整数分频值N1、N2，小数分频值F；输出信号包括比较结果UP、DW信号。能够帮助锁相环实现小数分频，而理论上不会产生小数杂散问题，且同时锁相环环路带宽可以接近甚至超过锁相环的分辨频率。
- 一种基于CML结构的宽范围分频器链-202210503226.8
- 杨俊浩;张沁枫;沈剑;张礼怿;薛颜;苏小波;蒋颖丹 - 中国电子科技集团公司第五十八研究所
- 2022-05-10 - 2022-08-09 - H03K23/66
- 本发明公开一种基于CML结构的宽范围分频器链，属于集成电路设计领域，包括主分频器链和多路选择器；主分频器链对输入信号进行分频并作初步筛选，多路选择器对主分频器链的输出作最终筛选。主分频器链包括四个依次串联的2/3双模分频器；每个2/3双模分频器分别接收相应的输入进行二分频和三分频，并将二分频输出传递给下一个2/3双模分频器再进行分频；每个2/3双模分频器根据相应控制信号选择二分频电路或三分频电路的输出作为多路选择器的输入。本发明的分频比更多样、输出频率覆盖范围更大、占用芯片面积更小，更利于集成在整个数字锁相环中，极大减小了锁相环芯片的面积。
- 硅基宽带高速可重构正交分频器-202210032677.8
- 刘智卿;王友华;张然;李航标;赵晓冬;姚明;张凯 - 中国电子科技集团公司第十研究所
- 2022-01-12 - 2022-05-27 - H03K23/66
- 本发明公开的硅基宽带高速可重构正交分频器，分频范围宽、工作频率高、功耗低。本发明通过下述技术方案实现：外部差分时钟信号通过电容传输至主从两个差分锁存器的时钟信号差分输入端口，同时通过电容4传输至负载时钟前馈射频开关单元时钟信号差分输入端口；两个差分锁存器对输入信号进行采样，将时钟输入差分信号通过电容器，将该正弦波或方波信号时钟信号传输到负载时钟前馈射频开关单元，对时钟频率高低进行控制；在输入时钟频率低时，开关导通，主差分锁存器1工作为动态，当差分锁存器差分正相时钟信号输入端口为高电平时，开关断开，从差分锁存器2工作为静态，主从差分锁存器输出端自带的缓冲器直接驱动后级电路。
- 任意整数分频器及其分频方法-202010438955.0
- 邬成;汤小虎;陈晓哲;姚泽军 - 无锡有容微电子有限公司
- 2020-05-22 - 2021-11-26 - H03K23/66
- 本发明通过两个分频器对时钟信号进行分频处理，处理后的输出信号经过逻辑处理模块及多路选择器进行逻辑处理和选择，使得当分频比为奇数时，得到的时钟信号的占空比为50％。电路结构简单，提高了器件性能，扩大了电路工作的频率范围。
- 一种高速连续整数分频电路-202120555843.3
- 王尧;廖春连;刘睿;王楠;王湛 - 中国电子科技集团公司第五十四研究所
- 2021-03-18 - 2021-11-09 - H03K23/66
- 本实用新型公开了一种应用于锁相环(PLL)电路的一种高速连续整数分频电路，属于集成电路架构领域。本实用新型包含高速4/5分频电路，模拟方式实现的可编程6位P计数器，2位S计数器与逻辑检测电路。高速4/5分频采用CML结构实现。改进型TSPC D触发器可以实现停止与异步置数功能。采用异步逻辑设计PS计数器。检测电路兼容复位功能，过2检测逻辑增加电路工作速度。按照上述方案设计，分频电路的工作速度不再受限于分频器位数的影响，改进的触发器与逻辑检测电路提升了电路工作速度，可以实现1GHZ以上的超高速连续整数分频(本结构分频电路在180nm工艺下达到1GHz)。本实用新型可用于片上集成电路设计中需要高速连续整数分频的场合。
- 一种低功耗宽分频比整数分频器-202120555405.7
- 曲明;杨格亮;赵建欣;杨婷;马迅;黎飞;王欢;苗澎 - 中国电子科技集团公司第五十四研究所
- 2021-03-18 - 2021-10-22 - H03K23/66
- 本实用新型公开了一种低功耗宽分频比整数分频器，包括选择控制逻辑101、三级不同分频比的分频器102～104以及输出控制逻辑105；其中，第一级分频器由5级2/3双模分频器级联形成，第二级分频器由4/5双模预分频器和7位脉冲吞咽计数器形成；第三极分频器由8/9双模预分频器和9位脉冲吞咽计数器形成。本实用新型采用三级覆盖不同范围的分频器独立工作实现宽分频比，总分频比可达到16～4607，可应用于宽频率覆盖范围频率综合器。
- 一种高速连续整数分频电路-202110289323.7
- 王尧;廖春连;刘睿;王楠;王湛 - 中国电子科技集团公司第五十四研究所
- 2021-03-18 - 2021-07-23 - H03K23/66
- 本发明公开了一种应用于锁相环(PLL)电路的一种高速连续整数分频电路，属于集成电路架构领域。本发明包含高速4/5分频电路，模拟方式实现的可编程6位P计数器，2位S计数器与逻辑检测电路。高速4/5分频采用CML结构实现。改进型TSPC D触发器可以实现停止与异步置数功能。采用异步逻辑设计PS计数器。检测电路兼容复位功能，过2检测逻辑增加电路工作速度。按照上述方案设计，分频电路的工作速度不再受限于分频器位数的影响，改进的触发器与逻辑检测电路提升了电路工作速度，可以实现1GHZ以上的超高速连续整数分频(本结构分频电路在180nm工艺下达到1GHz)。本发明可用于片上集成电路设计中需要高速连续整数分频的场合。
- 校准蓝牙时钟的方法和装置-202110257281.9
- 彭国杰 - 炬芯科技股份有限公司
- 2021-03-09 - 2021-06-11 - H03K23/66
- 本公开涉及一种校准蓝牙时钟的方法和装置，该方法包括：在检测到蓝牙芯片进入休眠状态的情况下，获取预设低频时钟信号的时钟周期，根据该时钟周期控制该蓝牙芯片的工作时钟计数器通过分频时钟信号进行计数，并控制该蓝牙芯片的高频时钟计数器停止计数；在检测到该蓝牙芯片退出该休眠状态的情况下，获取该工作时钟计数器的当前计数，并根据该分频电路在该蓝牙芯片退出该休眠状态时的计时参数，确定该蓝牙芯片在该休眠状态的误差时长；该当前计数为时钟计数器在该蓝牙芯片退出该休眠状态时的计数；根据该误差时长，更新该工作时钟计数器和该高频时钟计数器的当前计数，以校准该蓝牙时钟。
- 激光雷达的时间数字转换器避免亚稳态的矫正方法及装置-202110000823.4
- 付阳阳;刘高;俞坤治;黄晓林;李成;陈志远;王锋 - 南京芯视界微电子科技有限公司
- 2021-01-04 - 2021-04-13 - H03K23/66
- 本发明公开一种激光雷达的时间数字转换器避免亚稳态的矫正方法及装置。该方法包括：步骤S1：利用触发器来生成检测时钟信号，其中检测时钟信号和第一组粗计数值的相位相同；步骤S2：打开矫正模式，并通过第二多路复用器来将检测时钟信号选通；步骤S3：利用细计数器暨相位解码器对检测时钟信号进行取样，来获得检测时钟信的细计数值；并将检测时钟信号的当前细计数值输出到数字判断逻辑单元中与基准值进行比较，当不等时，选择下一相位的时钟信号进入下一级；步骤S4：重复步骤S3，直到检测时钟信号的当前细计数值与基准值相等，则矫正完成。
- 一种宽带预分频器-202011624716.0
- 田彤;伍锡安;袁圣越 - 麦堆微电子技术（上海）有限公司
- 2020-12-31 - 2021-03-16 - H03K23/66
- 本发明提供一种宽带预分频器，包括第一数据选择器、第二数据选择器、第一与非门、第二与非门及第一触发器，且在第一数据选择器与第二数据选择器之间设有分频触发器组；第一数据选择器分别与分频触发器组和第一与非门连接；第一与非门和第二与非门均与第一触发器连接；第二数据选择器分别与分频触发器组和第二与非门连接；第二与非门与分频触发器组连接；本发明通过增加两个数据选择器即实现了频带的切换，既简化了电路的复杂度，降低了电路的设计难度，又有效避免了电路工作速度的降低；能够针对不同频带实现不同的预分频比，极大地扩展了该宽带预分频器的工作频率范围，大大增强了该宽带预分频器的通用性和适用性。
- 分频器及其芯片-201910300501.4
- 宋孝立 - 上海安路信息科技有限公司
- 2019-04-15 - 2021-01-15 - H03K23/66
- 本申请涉及集成电路领域，公开了一种分频器及其芯片。该分频器包括多路复用器、系数调节模块、可编程计数器、判决模块、第一信号生成器、第二信号生成器和输出控制模块，该分频器根据输入的第一时钟信号生成并输出第二时钟信号，且该第二时钟信号的分频比、占空比任意连续可调，及相位在预设范围内连续可调。本申请实施方式中实现了任意分频比、任意占空比和最大相位调节范围且输出没有毛刺的分频器，满足FPGA时钟在各个场景下的应用。
- 任意整数分频器-202020885869.X
- 邬成;汤小虎;陈晓哲;姚泽军 - 无锡有容微电子有限公司
- 2020-05-22 - 2021-01-05 - H03K23/66
- 本实用新型提供一种任意整数分频器，包括：第一任意整数分频器、第二任意整数分频器、逻辑处理模块、多路选择器及D触发器。通过两个分频器对时钟信号进行分频处理，处理后的输出信号经过逻辑处理模块及多路选择器进行逻辑处理和选择，使得当分频比为奇数时，得到的时钟信号的占空比为50％。电路结构简单，提高了器件性能，扩大了电路工作的频率范围。
- 一种可编程分频器-201611064467.8
- 李超林;刘凌霄 - 深圳市中兴微电子技术有限公司
- 2016-11-25 - 2020-12-08 - H03K23/66
- 本发明实施例公开了一种可编程分频器。所述可编程分频器包括：状态机单元，用于当输入的时钟源周期到时，控制状态跳转，基于所述状态跳转输出表征所述状态机单元状态的时钟信号；所述状态机单元的状态数与分频数相适应；逻辑单元，用于获得表征所述状态机状态的时钟信号，输出控制信号至所述时钟输出单元；当所述状态机的状态满足预设状态时，输出的控制信号用于控制所述时钟输出单元输出的时钟信号翻转；还用于当分频数为奇数时，控制输出的时钟信号进行占空比修正；时钟输出单元，用于当分频数为偶数时，输出等占空比的分频时钟信号；当分频数为奇数时，控制输出的时钟信号进行占空比修正，以输出等占空比的分频时钟信号。
- 一种专用波特率发生器及通信方法-201910203353.4
- 叶焱枭 - 华大半导体有限公司
- 2019-03-18 - 2020-09-25 - H03K23/66
- 依据本发明，提供了一种专用波特率发生器，所述专用波特率发生器包括波特率发生器寄存器，用于根据对应于当前通信协议的波特率，设置对应于所述波特率的重载值；以及重载计数器，用于根据所述重载值对对应于当前通信协议的时钟进行分频，以获得对应于当前通信协议的专用波特率。所述当前通信协议包括UART协议、SPI协议和I
- 一种具有灵活可调分频数功能数字分频器的设计-201710701831.5
- 宋占伟;曹宏宇;黄琪 - 吉林大学
- 2017-08-16 - 2020-06-19 - H03K23/66
- 本发明是一种具有灵活可调分频数功能数字分频器的设计。此技术属于电子计算机领域。所设计的数字分频器包活以下3个部分。(1)分频与置数单元；此单元是利用单片机系统与电子电路技术的结合，通过脉冲计数，可实现任意置数、进制可调的功能，通过任意预置数，能够达到灵活分频系数的效果，这是此设计中的核心部分。(2)单片机显示单元；此单元是利用STC89C51单片机最小系统与4位数码管的结合，在数码管上显示预置数，进而可以计算出分频系数。(3)模式选择单元；此单元也是通过单片机最小系统与四个按键的结合，设计出MODE模式，SELECT模式、ADD模式以及SUB模式。
- 一种基于特征状态反馈的整数和半整数分频器-201810658322.3
- 程旭;曾晓洋 - 复旦大学
- 2018-06-25 - 2020-05-26 - H03K23/66
- 本发明属于集成电路的分频器技术领域，具体为一种基于特征状态反馈的整数和半整数分频器。本发明的分频器包括时钟相位反转器、N位二进制计数器、输出时钟选择器和反馈控制器；反馈控制器包括电平型特征状态译码器、触发型特征状态译码器、电平型反转器和触发型反转器。本发明通过由分频系数确定的特征状态进行反馈，对输入时钟进行相位处理，使二进制计数器在待分频时钟指定的边沿触发，并选择与分频系数对应的计数位输出作为分频时钟。本发明仅需对二进制计数器的接口信号进行处理而无需改变其内部结构，具有设计简单和通用性强的优点，它不仅能够实现完备的整数和半整数分频，而且还能够以0.5个输入时钟周期为精度调节分频时钟的占空比。
- 任意整数分频器及锁相环系统-201921498032.3
- 陈冠旭;彭振宇;韩智毅 - 广东华芯微特集成电路有限公司
- 2019-09-09 - 2020-05-19 - H03K23/66
- 本申请提供一种任意整数分频器及锁相环系统。任意整数分频器包括分频模块和逻辑运算模块。分频模块的第一输入端作为任意整数分频器的第一输入端，用于接收第一信号；分频模块的第二输入端作为任意整数分频器的第二输入端，用于接收控制信号；分频模块的输出端连接逻辑运算模块的第一输入端；逻辑运算模块的输出端作为任意整数分频器的输出端；逻辑运算模块的输出端连接分频模块的第三输入端和逻辑运算模块的第二输入端。本申请提供的任意整数分频器结构简单，易于实现。
- 一种高速可编程任意整数分频器-201710366748.7
- 李靖;胡远冰;周琦;宁宁 - 电子科技大学
- 2017-05-23 - 2019-11-05 - H03K23/66
- 本发明公开一种高速可编程任意整数分频器，涉及微电子技术中的高速可编程多模分频器的领域。该结构由固定分频器DIV1、固定分频器DIV2、可编程分频器DIV3，以及可编程计数器Counter实现。DIV1、DIV2、DIV3分频器均是基于移位寄存器的分频器，由输入时钟驱动，属于同步分频，能够工作在较高的频率，具有较小的相位噪声贡献。分频器DIV1为固定M1分频；分频器DIV2为固定M2分频；分频器DIV3为可编程1～M3分频；计数器Counter为可编程1～N计数器。本发明针对传统可编程多模整数分频器不能同时工作在较高频率和任意整数分频范围，提出一种基于移位寄存器的高速可编程任意整数分频器的结构，适用于高速、宽范围多模分频的应用。
- 一种多模分频器和电子装置-201410448881.3
- 贾海珑 - 中芯国际集成电路制造（上海）有限公司
- 2014-09-04 - 2019-07-26 - H03K23/66
- 本发明提供一种多模分频器和电子装置，涉及分频技术领域。本发明的多模分频器，由于分频模块包括N个差分级联的除2/除3分频器单元，且该除2/除3分频器单元由基于CMOS逻辑的高速差分D触发器构成，因此可以工作在射频频率下，并且具有较低的功耗。并且，由于该多模分频器包括重定时模块13，因此可以在一定程度上消除相位噪声。本发明的电子装置，由于使用了上述的多模分频器，因而同样具有上述优点。
- 可任意编程的双模分频器-201510212541.5
- 王洪魁 - 珠海全志科技股份有限公司
- 2015-04-29 - 2019-02-19 - H03K23/66
- 本发明公开一种可任意编程的双模分频器，包括脉冲吞噬单元和可编程分频单元；脉冲吞噬单元的第一输入端作为可任意编程的双模分频器的第一输入端，适用于接收第一信号；脉冲吞噬单元的第二输入端作为可任意编程的双模分频器的第二输入端，适用于接收控制信号；脉冲吞噬单元的输出端连接可编程分频单元的输入端；可编程分频单元的输出端作为可任意编程的双模分频器的输出端；脉冲吞噬单元根据控制信号对第一信号进行脉冲吞噬处理生成第二信号，并将其发送给可编程分频单元；可编程分频单元将第二信号按照预设子分频因数分频后生成第三信号并输出。上述可任意编程的双模分频器可实现分频因数为任意小数的分频功能，且结构简单，成本低廉，实用性强。
- 一种任意整数分频器-201710548614.7
- 于绍友 - 安徽爱科森齐微电子科技有限公司
- 2017-07-07 - 2019-01-15 - H03K23/66
- 本发明是一种任意整数分频器，包括多个分频器模块，所述多个分频器模块结构相同，前一个分频器模块的端口C1连接后一个分频器模块的端口Qc2，前一个分频器模块的端口Q1连接后一个分频器模块的端口CLK2，前一个分频器模块1的端口
连接后一个分频器模块2的端口
本发明电路实现简单，具有规律性。
- 单相时钟分频器电路和锁相环电路-201710370989.9
- 薛盘斗 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2017-05-23 - 2018-12-07 - H03K23/66
- 一种单相时钟分频器电路和锁相环电路，所述单相时钟分频器电路包括：第一触发器和第二触发器和分频控制单元；第一触发器和第二触发器互为前级输出单元；所述第二触发器的输出时钟信号作为所述单相时钟分频器电路的输出端；所述分频控制单元，包括第七NMOS管和第八NMOS管；所述第七NMOS管的栅端与所述第一触发器的反相输出时钟信号耦接；所述第七NMOS管的源端与所述第八NMOS管的漏端耦接；所述第七NMOS管的漏端与所述第二触发器耦接；所述第八NMOS管的栅端与所述控制信号耦接；所述第八NMOS管的源端与地线耦接。上述的方案，可以简化单相时钟分频器电路的结构，并降低功耗。
- 一种整数分频电路及高性能数据通路电路-201810695155.X
- 张启晨 - 南京中感微电子有限公司
- 2018-06-29 - 2018-12-07 - H03K23/66
- 本发明提供一种整数分频电路及高性能数据通路电路，所述整数分频电路用于对基准信号进行分频以产生分频信号，其包括依次串联的M个寄存器，所述M个寄存器依次为第一寄存器至第M寄存器，每个所述寄存器的时钟端均与所述基准信号相连，所述整数分频电路的整数分频比例为N，依次串联的第一寄存器至第N寄存器中，第一寄存器的输入端与第N寄存器的输出端相连，以使得第一寄存器至第N寄存器形成环路移位寄存电路，在初始化或者调整占空比时将所述环路移位寄存电路中的每个寄存器的输出端设置为预定初始值，以设置所述分频信号的占空比，其中，0＜N≤M，且M和N均为大于1的正整数。与现有技术相比，本发明不仅可以对基准信号进行整数分频，而且电路设计更简便。
- 一种多模可编程分频器-201310138544.X
- 易律凡;彭关超;刘永才;谢豪律;周栋梁 - 南京中兴软件有限责任公司
- 2013-04-19 - 2018-09-28 - H03K23/66
- 本发明公开一种多模可编程分频器，包括：级联的2/3分频单元，不带分频比扩展位和带该扩展位的单元数分别为Ne和n‑Ne；实时功耗控制电路，由n‑Ne‑1级两输入与门组成，第n级分频单元的分频比控制位的反向信号连接第n级分频单元的电源控制位，该反向信号、以及第n‑1级分频单元的分频比控制位的反向信号连接第n级与门的输入端，第n级与门的输出端连接第n‑1级分频单元的电源控制位，与第n‑2级分频单元的分频比控制位的反向信号对应连接到第n‑1级与门的输入端；依此类推，直至第n‑Ne级分频单元和第n‑Ne‑1级与门；电源开关控制晶体管，其漏极连接带扩展位的分频单元的电源端，源极连接供电电源，栅极连接带扩展位的分频单元的电源控制位。本发明能避免分频器功耗浪费。
- 专利分类
