[发明专利]逻辑电路在审
| 申请号： | 202011023284.8 | 申请日： | 2020-09-25 |
| 公开（公告）号： | CN113839665A | 公开（公告）日： | 2021-12-24 |
| 发明（设计）人： | 金昌铉 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H03K19/21 | 分类号： | H03K19/21;H03K19/094 |
| 代理公司： | 北京弘权知识产权代理有限公司 11363 | 代理人： | 许伟群;阮爱青 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种逻辑电路包括第一上拉驱动电路，该第一上拉驱动电路被配置为基于第一输入信号来将第一反相输入信号驱动至电源电压，并且被配置为基于第一输入信号、第二输入信号和第三反相输入信号来将输出信号上拉。逻辑电路还包括第一下拉驱动电路，该第一下拉驱动电路被配置为基于第三输入信号来将第三反相输入信号驱动至接地电压，并且被配置为基于第一反相输入信号、第二输入信号和第三输入信号来将输出信号下拉。 | ||
| 搜索关键词： | 逻辑电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202011023284.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种用于油茶加工的茶籽储料装置
- 下一篇：一种枣子酿酒用密封装置及其使用方法
- 同类专利
- 判断捞渣机电流波动的逻辑组件及捞渣机保护逻辑模块-202310693762.3
- 李辉 - 国家电投集团贵州金元股份有限公司纳雍发电总厂
- 2023-06-12 - 2023-10-24 - H03K19/21
- 本发明提供一种判断捞渣机电流波动的逻辑组件及捞渣机保护逻辑模块，其中，所述逻辑组件用于检测捞渣机电流波动，包括滞后功能块、偏差运算功能块、第一相与功能块、RS触发器；滞后功能块的输入端和偏差运算功能块的第一输入端用于分别接收捞渣机电流；第一相与功能块的第一输入端用于接收捞渣机运行控制信号；RS触发器的D输出端用于输出开关量判断信号；滞后功能块的输出端与偏差运算功能块的第二输入端连接；偏差运算功能块的偏差越限端与第一相与功能块的第二输入端连接；第一相与功能块的输出端与RS触发器的S输入端连接，以此实现了一种基于捞渣机电流波动判断是否停运捞渣机的控制技术方案，降低了捞渣机电机损坏风险。
- 一种低复杂度的近阈值异或单元-202010235147.4
- 乔树山;袁甲;胡晓宇;于增辉;凌康 - 北京中科芯蕊科技有限公司
- 2020-03-30 - 2023-10-24 - H03K19/21
- 本发明涉及一种低复杂度的近阈值异或单元，包括：同或逻辑电路和输出反相器电路，其中电路结构仅采用7个晶体管，不仅结构简单，而且在近阈值状态下具有很好的功能稳定性。
- 一种基于多相位采样的可编程异或门TRNG电路-202310826446.9
- 吴新雅;王均宜;张慧珊;闫子豪;张安琪;张馨怡;杨金阳;刘常鹏;舒雨欣;朱旭;吴欣雨;陆浩晨;姚亮;郭小辉 - 安徽大学
- 2023-07-06 - 2023-09-15 - H03K19/21
- 本发明公开了一种基于多相位采样的可编程异或门TRNG电路，包括振荡电路、熵采样电路和锁相环，振荡电路用以产生无规则的振荡输出信号，包括M个并列设置的基本振荡单元，所述基本振荡单元为基于LUT6‑2的双输出异或门单元；熵采样电路用于对振荡电路产生的振荡信号进行采样获得原始的随机序列，包括N个并列设置的D触发器，以及与所有所述D触发器输出端连接的多输入异或门；锁相环用于生成多种不同相位的采样时钟。本发明能够提高TRNG的通用性和硬件利用率，提高TRNG的精度，增强随机性，减少开销。
- 控制电路、芯片和驱动回路-202223610181.9
- 王蒙;白青刚 - 深圳市创芯微微电子有限公司
- 2022-12-30 - 2023-08-29 - H03K19/21
- 本实用新型公开了一种控制电路、芯片和驱动回路。控制电路用于芯片，控制电路包括输入侧、输出侧和逻辑单元。输入侧包括第一输入端、第二输入端和至少一个辅助输入端。辅助输入端具有固定电位值。输出侧包括第一输出端和第二输出端。逻辑单元包括第一逻辑子单元和第二逻辑子单元。第一逻辑子单元用于供输入侧向第一输出端进行输出。第二逻辑子单元用于供输入侧向第二输出端进行输出。上述控制电路，通过设置辅助输入端，可根据目标芯片的输入/输出逻辑来改变辅助输入端的电位值，达到等效于目标型号芯片的输入/输出逻辑的效果，不需要储备大量晶圆，且不需要对电路进行大幅修改，减少了晶圆的备货风险和停片成本，也减少了目标芯片的供货时间。
- 自校验的数据表决系统-202310267737.9
- 宁永康;王学良;贺芸;章可钦 - 中国科学院微小卫星创新研究院;上海微小卫星工程中心
- 2023-03-20 - 2023-07-21 - H03K19/21
- 本发明提供了一种自校验的数据表决系统，包括输入校验单元、输出逻辑单元、输出校验单元和校验处理单元。其中，在输入校验单元和输出校验单元中都设置了异或单元、多路双轨码校验器和码校验器，通过对输入数据的两个不同位数据进行异或处理，再结合多路双轨码校验器生成具有随机性的测试集，使码校验器可以获得完整的测试码，避免测试信息的损失。校验处理单元根据输入校验单元的第二校验结果和输出校验单元的第五校验结果来判断数据表决系统的状态，以及处理方式，可以达到对输入数据的校验以及对数据表决系统自身的校验，实现真正的自校验，有利于提高电子系统的可靠性。
- 一种减小与非门输入信号延时的异或门电路-202011385543.1
- 李靖;吕景昊;田明;宁宁;于奇 - 电子科技大学;上海华力微电子有限公司
- 2020-12-01 - 2023-07-04 - H03K19/21
- 一种减小与非门输入信号延时的异或门电路，包括传输门模块、非门模块、与非门模块和驱动模块，在路径1中输入信号A和B经过传输门模块和非门模块后输入与非门模块，在路径2中输入信号A和B经过驱动模块后输入与非门模块，随后与非门模块利用三个与非门实现异或门逻辑得到异或门电路的输出信号。本发明中驱动模块和传输门模块的延时可调，因此可以通过控制驱动模块和传输门模块的延时，使得输入信号A和B经过传输门模块和非门模块的延时与输入信号A和B经过驱动模块的延时尽可能一致，从而改善由于异或门电路中与非门输入信号延时造成的对输出信号脉宽和延时的影响，同时也增大了对后续电路的驱动能力。
- 忆阻逻辑门电路-202180068582.5
- 尼玛·塔赫里内贾德 - 维也纳科技大学
- 2021-09-28 - 2023-06-23 - H03K19/21
- 一种忆阻逻辑门电路，包括：第一忆阻器件(1)，表示逻辑门电路的第一输入节点A；第二忆阻器件(2)，表示逻辑门电路的第二输入节点B；以及第三忆阻器件(3)，表示逻辑门电路的输出节点F，其中第一忆阻器件(1)和第二忆阻器件(2)串联地连接在正供应电压端子V
- 一种异或-多数逻辑图中的反相器数量优化方法-201811414894.3
- 储著飞;石磊;王伦耀;夏银水 - 宁波大学
- 2018-11-26 - 2023-04-07 - H03K19/21
- 本发明公开的异或‑多数逻辑图中的反相器数量优化方法，首先计算XMG中反相器总数并判断XMG中任意一个结点是多数逻辑结点还是异或逻辑结点，然后反复执行优化步骤，且一级优化与二级优化交替执行，直到达到最优的反相器数量为止。本发明不改变XMG的结构，降低了XMG中反相器的数量。本发明方法在基准电路中平均优化17.3%，在应用到量子元胞自动机（QCA）中有2.1%的平均优化。本发明方法能有效降低XMG中反相器的数量，为EDA设计减少成本，同时丰富逻辑综合中反相器优化的研究方法。本发明为异或‑多数逻辑图中的反相器数量的优化提供了一种新思路，既提出了新的设计优化方法，又降低了设计成本，对EDA的发展具有较强的现实意义和实践意义。
- 一种用于ARINC 429协议的XOR电路-202222898519.9
- 吕强;唐龙飞;王晋;高连山;杨蓉;左天健 - 西安硅宇微电子有限公司
- 2022-11-01 - 2023-03-24 - H03K19/21
- 本实用新型公开了一种用于ARINC 429协议的XOR电路，属于电力电子技术领域，该XOR电路包括第一反相器、第二反相器、第三反相器、第一传输门、第一NMOS管、第一PMOS管、第二PMOS管，其中：第一信号输入端分别连接第一反相器的输入端和第一传输门的第一控制端；第二信号输入端连接第二反相器的输入端；第一信号传输点连接第一反相器的输出端、第一传输门的第二控制端、第一PMOS管的栅极和第一NMOS管的漏极；第二信号传输点连接第一传输门的输入端。与现有技术相比，该技术方案可以有效降低传统XOR电路的晶体管数量，用更少的晶体管数量实现XOR逻辑，其版图面积可缩小30％以上，电路速度可提升120％以上，大幅降低XOR电路的版图面积，显著提高电路响应速度。
- 一种嵌入式硬件反查找表电路-202211314576.6
- 陈梁远;周柯;黎大健;赵坚;张磊;王晓明;李锐;饶夏锦;潘绍明 - 广西电网有限责任公司电力科学研究院
- 2022-10-25 - 2023-03-14 - H03K19/21
- 本发明公开了一种嵌入式硬件反查找表电路，反查找表电路包括：查找表电路，所述查找表电路用于将m位信号转换成M位信号，所述查找表电路的输入信号为R[1:m]，所述查找表电路的输出为X[1:M]，所述查找表电路的查找值信号为S[1:M]；1个多路选择器控制信号MUX_sel和1个时钟信号Clock；M个多路选择器和M个D触发器，所述D触发器用于输出Q[1:M]，所述Q[1:M]依次与查找表电路的输出X[1:M]进行异或运算。本发明不需要存储器及其读写电路，也不需要运算与分析处理器，只需要用少量的逻辑单元即可完成反查表，实现了实时在线检测的功能，提高了在线检测的便捷性。
- 一种宽异或电路优化方法-201811639013.8
- 王作建;张东晓;吴洋;贾红;陈维新;韦嶔;程显志 - 西安智多晶微电子有限公司
- 2018-12-29 - 2023-02-24 - H03K19/21
- 本发明公开了一种宽异或电路优化方法，包括：根据待优化电路网表查找根XOR；根据所述根XOR形成XOR锥；对所述XOR锥进行公共端提取；对XOR锥按照预设规则进行分解，将分解结果存储至网表。本发明的宽异或电路优化方法通过对待优化电路网表进行分组分解，公共端提取等优化操作，使整个逻辑综合运行时间显著减少，并减少生成电路的面积和延时。
- 一种基于忆阻器和CMOS的异或门电路及多功能门电路-202210994103.9
- 姬超;张璐 - 山东云海国创云计算装备产业创新中心有限公司
- 2022-08-18 - 2022-11-11 - H03K19/21
- 本发明提出了一种基于忆阻器和CMOS的异或门电路及多功能门电路，其中，异或门电路包括：负极相连的第一忆阻器的负极与第二忆阻器；正极相连的第三忆阻器的正极与第四忆阻器的；以及CMOS非门电路，CMOS非门电路包括漏极相连的NMOS和PMOS，NMOS和PMOS的公共栅极与第三忆阻器和第四忆阻器的公共端连接，PMOS的源极与第一忆阻器和第二忆阻器的公共端连接，NMOS的源极接地；由第一忆阻器和第二忆阻器组成的第一链路与由第三忆阻器和第四忆阻器组成的第二链路并联连接，第一链路和第二链路的两个并联公共端分别作为异或门电路的两个输入端；CMOS非门电路的公共漏极端作为异或门电路的输出端。本发明通过使用忆阻器替代部分晶体管的使用，大大降低了异或门电路的尺寸。
- 转发装置以及控制系统-201810389631.5
- 新富雄二 - 株式会社村田制作所
- 2018-04-26 - 2022-10-25 - H03K19/21
- 本发明提供一种转发装置以及控制系统，能够简化主设备对从设备的控制并能够进行高速通信。转发装置(40‑K)具备：变换器(50)，将自主设备(10)发送的命令CMD1中包含的地址变换为指定内部从设备(30‑K)的地址，并将命令CMD2K转发到内部从设备(30‑K)；第一奇偶校验计算器(61)，对命令CMD2K计算一位第一奇偶校验位PB1；以及判定电路(80)，判定预先确定的中断条件是否成立。在预先确定的中断条件成立的情况下，变换器(50)输出第一奇偶校验位PB1作为命令CMD2K的奇偶校验位。
- 一种基于TDPL逻辑的全加器-201811304854.3
- 吴秋丰;张跃军;李立威;栾志存 - 宁波大学
- 2018-11-02 - 2022-07-15 - H03K19/21
- 本发明公开了一种基于TDPL逻辑的全加器，包括两个异或门、三个与非门和六个缓冲器，每个异或门和每个与非门的工作逻辑分别为三相双轨预充逻辑，全加器在一个周期内实现一次求值运算，当放电控制信号和预充控制信号进入低电平时，全加器进入预充阶段，当求值信号由低电平变为高电平时，全加器实现求值运算，当放电控制信号由低电平变为高电平时，全加器进入放电状态；优点是通过三相双轨预充逻辑的异或门和三相双轨预充逻辑的与非门作为全加器的基本单元，在每个工作周期内输出都从预充电高电平开始放电至低电平，消耗能量恒定，具有能量消耗与所处理数据相互独立的特征，防御逆向工程攻击的同时具有抗DPA攻击的特性，功耗较低。
- 一种电子设备及其基于忆阻器的逻辑门电路-202210148841.1
- 苏康;郭芬;满宏涛;李拓 - 苏州浪潮智能科技有限公司
- 2022-02-18 - 2022-05-24 - H03K19/21
- 本发明公开了一种电子设备及其基于忆阻器的逻辑门电路，本申请将可控开关的控制端接在基于MAGIC的与逻辑门中的输出忆阻器负端，并通过可控开关控制第二忆阻器是否通电，如此一来，当与逻辑门中的两个输入忆阻器阻值状态不同时，可控开关便会导通并使得第二忆阻器通电，第二忆阻器此时便会呈现低阻状态（代表逻辑“1”）；当两个输入忆阻器阻值状态相同时，可控开关不会导通，第二忆阻器此时状态保持不变，即呈现高阻状态（代表逻辑“0”）。也就是说此时两个输入忆阻器与第二忆阻器组合形成了异或逻辑门，同时该逻辑门电路还可用作半加器，促进了MAGIC技术的应用，提升了用户体验。
- 逻辑电路-202011023284.8
- 金昌铉 - 爱思开海力士有限公司
- 2020-09-25 - 2021-12-24 - H03K19/21
- 一种逻辑电路包括第一上拉驱动电路，该第一上拉驱动电路被配置为基于第一输入信号来将第一反相输入信号驱动至电源电压，并且被配置为基于第一输入信号、第二输入信号和第三反相输入信号来将输出信号上拉。逻辑电路还包括第一下拉驱动电路，该第一下拉驱动电路被配置为基于第三输入信号来将第三反相输入信号驱动至接地电压，并且被配置为基于第一反相输入信号、第二输入信号和第三输入信号来将输出信号下拉。
- 一种四输入异或门逻辑电路-202120630310.7
- 崔建国;宁永香;崔燚 - 山西工程技术学院;崔建国
- 2021-03-29 - 2021-11-02 - H03K19/21
- 本实用新型公开了一种四输入异或门逻辑电路，其包括两个四输入与非门电路和四个二输入与非门电路，所述四输入与非门包括与非门N1及N6，所述二输入与非门包括二输入与非门N2、N3、N4、N5，四个输入信号ABCD分别连接N1的1、2、4、5脚，信号A同时连接N3的4脚，信号B同时连接N2的1脚,信号C同时连接N5的13脚,信号D同时连接N4的9脚,N1的输出端6脚同时连接N2的2脚、N3的5脚、N4的10脚、N5的12脚，N2的输出端3脚连接N6的9脚，N3的输出端6脚连接N6的10脚，N4的输出端8脚连接N6的12脚，N5的输出端11脚连接N6的13脚，N6的输出端8脚输出信号F。
- 一种快速紧凑异或门电路-202110693813.3
- 周泽坤;孙启元;许王帅;王卓;张波 - 电子科技大学
- 2021-06-22 - 2021-09-10 - H03K19/21
- 本发明属于集成电路技术领域，具体涉及一种快速紧凑异或门电路。本发明相对于传统技术，主要为使用六个NMOS晶体管和四个PMOS晶体管实现了异或门逻辑电路，其中两个PMOS晶体管形成交叉耦合结构，实现异或门电路，从而减少了晶体管的使用数量，缩短了信号传输链长度，降低了功耗，节省了面积，其中两个PMOS晶体管采用交叉耦合结构，提高了电路速度。
- 一种基于忆阻器的异或门器件及其操作方法-201911419159.6
- 李祎;程龙;缪向水;董伟伟;谭海波 - 华为技术有限公司
- 2019-12-31 - 2021-07-16 - H03K19/21
- 本申请实施例提供一种基于忆阻器的异或门器件与异或逻辑运算方法，该异或门器件包括忆阻器与控制电路模块，控制电路模块用于将进行异或逻辑运算的两个逻辑值分别转换为第一预设电压和第二预设电压，并将第一预设电压和第二预设电压分别施加到忆阻器的正极和负极，使忆阻器的阻值处于第一阻值区间、第二阻值区间或者第三阻值区间，其中，第二阻值区间的阻值小于第一阻值区间的阻值，第三阻值区间的阻值大于第一阻值区间的阻值；根据忆阻器的阻值所处的阻值区间确定所述两个逻辑值的逻辑运算结果。通过上述异或门逻辑器件实现异或逻辑运算，与通过三极管等元件实现异或门逻辑电路相比，可以降低功耗、减少电路占用面积。
- 异步清零电路和方法-202110130287.X
- 文湘鄂;徐辉;东健慧;王世超;张磊;刘洋;束文韬;宋磊;贾惠柱 - 北京博雅慧视智能技术研究院有限公司
- 2021-01-29 - 2021-06-15 - H03K19/21
- 本申请公开了一种异步清零电路和方法，包括：状态输出电路和状态清零电路；所述状态输出电路，用于根据所述状态清零电路发送的清零信号，清零第一寄存子电路中的寄存器和第一寄存器，输出清零信号至所述状态清零电路；所述状态清零电路，用于根据接收到的写使能信号和清零信号，输出接收到的清零信号至所述状态输出电路；根据接收到的所述状态输出电路发送的清零信号，清零第二寄存子电路中的寄存器、第二寄存器和第三寄存器。能够在状态清零电路只发送写使能信号一次的情况下，直接清零整个电路中不同时钟阈中的所有寄存器的状态，简便快捷，能够广泛应用于处于各种不同时钟域中进行交互的模块。
- 反相信号生成电路-202011222041.7
- 李东郁 - 爱思开海力士有限公司
- 2020-11-05 - 2021-06-11 - H03K19/21
- 一种反相信号生成电路可以包括：转变检测信号生成电路，适用于生成第一转变检测信号至第四转变检测信号；第一异或门，适用于接收第四反相信号和第一转变检测信号，以及生成第一预反相信号；第二异或门，适用于接收第一预反相信号和第二转变检测信号，以及生成第二预反相信号；第三异或门，适用于接收第二转变检测信号和第三转变检测信号；第四异或门，适用于接收第一预反相信号和第三异或门的输出信号，以及生成第三预反相信号；第五异或门，适用于接收第三预反相信号和第四转变检测信号，以及生成第四预反相信号；以及第一对齐电路，适用于生成第一反相信号至第四反相信号。
- 一种应用于可逆逻辑电路的TSG可逆逻辑门电路-202022354019.X
- 王仁平;孙恒;陈荣林 - 福州大学
- 2020-10-21 - 2021-06-01 - H03K19/21
- 本实用新型涉及一种应用于可逆逻辑电路的TSG可逆逻辑门电路，其特征在于，包括第一反相器、第二反相器、第三反相器、第四反相器、第一异或门、第二异或门以及八个晶体管；本实用新型采用MOS数量少，面积小，在在管子选相同尺寸时，传播延时少，性能好。
- 完整性保护电路及其数据处理方法和原始数据校验装置-202010968478.9
- 刘君 - OPPO广东移动通信有限公司
- 2020-09-15 - 2020-12-29 - H03K19/21
- 本申请实施例提供一种完整性保护电路及其数据处理方法和原始数据校验装置，涉及信息安全技术领域，可提高时钟频率、满足吞吐量的需求，改善时钟与数据延时的问题。该完整性保护电路包括密钥输入电路、逻辑电路和数据输入电路。密钥输入电路向逻辑电路输入多个N位的密钥序列，密钥输入电路包括多个子输入电路；数据输入电路向逻辑电路输入原始数据。i为1～log
- 多进制符号逻辑异或运算的实现电路、装置及方法-202010294254.4
- 不公告发明人 - 联合华芯电子有限公司
- 2020-04-15 - 2020-07-17 - H03K19/21
- 本发明公开了一种多进制符号逻辑异或运算的实现电路、装置及方法，方法包括：以多个逻辑电压表示多进制符号，不同逻辑电平的分界用预定义的门限电压相区隔；将多进制符号与门限电压进行比较；生成逻辑电平；将逻辑电平进行比较；输出多进制符号逻辑异或的判断值。电路包括：门限电路，用于提供门限电压；再生电路，用于生成逻辑电平；比较电路，用于逻辑电平的比较；逻辑判断电路，输出多进制符号逻辑异或的判断值。装置包括：门限电压模块，用于门限电压；标准电压再生模块，用于生成逻辑电平；比较模块，用于逻辑电平的比较；逻辑判断模块，输出多进制符号逻辑比同的判断值。本发明适用于多进制符号的逻辑异或逻辑运算，提高逻辑运算效率。
- 一种采用或非门和MOS管的自锁开关电路-201922030319.X
- 黄可可 - 宁波柯力传感科技股份有限公司
- 2019-11-20 - 2020-06-23 - H03K19/21
- 本实用新型公开了一种采用或非门和MOS管的自锁开关电路，包括输入电源、电源开关控制模块、输出电源、检测模块、按键模块和电平自锁控制电路模块，所述按键模块一端与电平自锁控制电路模块的输入端相连，一端与所述检测模块的输入端相连，另一端通过电源开关控制模块与输出电源相连，所述电平自锁控制电路模块的输出端与检测模块的输入端相连，所述检测模块的输出端既与按键模块相连，又与电源开关控制模块的输入端相连，所述电源开关控制模块的输入端与输入电源相连。本实用新型通过或非门组成的T触发器控制MOS管通断来实现VOUT端的电源开关控制，无触点电子自锁，电路结构简单，解决了机械自锁开关容易接触不良、易老化等缺点。
- CMOS鉴相器-201710059422.X
- 何力 - 四川和芯微电子股份有限公司
- 2017-01-24 - 2020-06-16 - H03K19/21
- 本发明公开了一种CMOS鉴相器。本发明的CMOS鉴相器包括第一触发器、第二触发器及异或门，一周期信号输入所述第一触发器的时钟控制端，所述第一触发器的输出端Q与所述异或门的一输入端连接，另一周期信号输入所述第二触发器的时钟控制端，所述第二触发器的输出端
- 现场可编程门阵列及其模块间同步信号的传递方法-201711043063.5
- 李擎;冯涛;栗辉;夏啸峰;崔家瑞;弓爱君;马龙海;韩守梅;古鹏飞;温鑫 - 北京科技大学
- 2017-10-31 - 2020-04-28 - H03K19/21
- 本发明提供一种现场可编程门阵列及其模块间同步信号的传递方法，其中，所述方法包括：对FPGA进行初始化；第一模块在接收到时钟脉冲时，检测一次预设事件是否发生；如果发生，则第一模块将输出的第一信号进行取反操作；判断异或门电路输出的第三信号是否为1；如果为1，则在下一个时钟脉冲到来时，第二模块执行相应操作，并将输出的第二信号取反；异或门电路根据输入的第一信号和第二信号，将输出的第三信号变为0，第二模块根据接收到为0的第三信号而进入等待状态。本发明提供的技术方案能够在FPGA内不同的同步模块之间有效的传递信号，实现更加灵活的功能设计。
- 一种基于忆阻器的异或门电路及设计制作方法-201710152828.2
- 裴文江;张一丹;王开;夏亦犁 - 东南大学
- 2017-03-15 - 2020-04-14 - H03K19/21
- 本发明公开了一种基于忆组器的异或门电路及设计制作方法，解决了现有的基于忆阻器的辅助逻辑MACIG门集合不完整的问题，本发明提供了一种新型的基于忆阻器的异或门的设计方法。本发明的异或门是基于MAGIC的或门基础上进行改进的。通过在或门电路的输出忆阻器两端并联一个忆阻器，改进后的门电路可以获得正确的异或门逻辑操作结果。异或门选用的电路元件少，只需要4个忆阻器。其激励电压序列简单，只需要一个稳定不变的外加激励源。而且，异或门的耗能低，只需要加入短时间的电压即可实现异或门的逻辑操作。此外，异或门的电路结构简单，尺寸小。
- 一种超低电压异或门电路-201821307048.7
- 史伟伟 - 深圳大学
- 2018-08-14 - 2019-04-16 - H03K19/21
- 本实用新型涉及一种超低电压异或门电路，包括第一驱动电路、与第一驱动电路对应设置的第二驱动电路、驱动晶体管、以及调节电路；第一驱动电路的控制端连接输入信号，第一驱动电路的第一端连接驱动晶体管的第一电极和电源VDD，第二端连接驱动晶体管的第二电极；驱动晶体管的第二电极还连接调节电路的第一端，驱动晶体管的第三电极连接超低电压异或门电路的输出端，驱动晶体管的第三电极还连接第二驱动电路的第一端，第二驱动电路的第二端接地，驱动电路的控制端连接输入信号；调节电路的控制端连接电源VDD，调节电路的第二端接地。本实用新型可以增强输出端输出零低电平时的下拉能力，电路逻辑延时相比传统电路速度更快。
- 一种时钟停振检测电路-201710586966.1
- 赵双龙 - 杭州晶华微电子有限公司
- 2017-08-18 - 2019-03-01 - H03K19/21
- 本发明公开一种时钟停振检测电路，其包括时钟信号锁存电路、低电平稳态检测电路、高电平稳态检测电路、停振指示信号锁存电路。其中，所述待测时钟信号锁存电路的输出端连接至低电平稳态检测电路和高电平稳态检测电路的输入端，而所述低电平稳态检测电路和高电平稳态检测电路的输出端接至一个“异或非”电路，其输出信号再接至一个锁存电路，最终输出为停振指示信号。本发明可实现低功耗、停振时间阈值可设置的检测电路，而且可用较小的面积集成至芯片中。
- 专利分类
