[发明专利]一种高速幅度相位可编程的上升沿/下降沿可调电路在审
| 申请号： | 201910927537.5 | 申请日： | 2019-09-27 |
| 公开（公告）号： | CN110896304A | 公开（公告）日： | 2020-03-20 |
| 发明（设计）人： | 李发明;洪明;林永辉;洪佳程;高淑君 | 申请（专利权）人： | 厦门优迅高速芯片有限公司 |
| 主分类号： | H03K5/06 | 分类号： | H03K5/06;H03K5/00;H04B10/50;H04B10/508;H04B10/60 |
| 代理公司： | 厦门市首创君合专利事务所有限公司 35204 | 代理人： | 杨依展;张迪 |
| 地址： | 361000 福建省*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种高速幅度相位可编程的上升沿/下降沿可调电路，上升沿调整电路、下降沿调整电路分别设置有延时相位调整模块，控制上升沿和下降沿进行幅度调整的相位位置；上升沿和下降沿进行幅度调整的相位位置分别通过高速异或模块与输入信号进行逻辑异或运算，生成上升沿调整相位信号和下降沿调整相位信号；上升沿调整电路、下降沿调整电路还分别设置有相位幅度调整模块，上升沿调整相位信号和下降沿调整相位信号与相位幅度调整模块进行逻辑或运算，控制上升沿和下降沿进行幅度调整的幅度；输入信号还通过高速主通路生成原始信号；原始信号与上升沿调整相位信号和下降沿调整相位信号进行逻辑与运算，调整主信号在上述的相位位置的幅度。 | ||
| 搜索关键词： | 一种 高速 幅度 相位 可编程 上升 下降 可调 电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于厦门优迅高速芯片有限公司，未经厦门优迅高速芯片有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910927537.5/，转载请声明来源钻瓜专利网。
- 上一篇：轴向锁止装置、支架组件及摄像设备
- 下一篇：一种电梯困人报警系统及方法
- 同类专利
- 一种延迟电路及滤波器-202310960294.1
- 徐忠;简汎宇;廖明亮;郑君华;马亚奇 - 合芯科技（苏州）有限公司;合芯科技有限公司
- 2023-08-01 - 2023-10-20 - H03K5/06
- 本申请提供的一种延迟电路及滤波器，该延迟电路包括至少一个低通滤波模块、带宽调节模块，低通滤波模块的一端与信号输入端连接，另一端与信号输出端连接，用于接收输入信号并对输入信号进行滤波；带宽调节模块的一端与信号输入端连接，另一端与信号输出端连接，用于接收输入信号并调节输入信号的带宽；低通滤波模块和带宽调节模块输出的信号叠加后通过信号输出端输出，其中，低通滤波模块和带宽调节模块的增益匹配。通过低通滤波模块对输入信号进行滤波调相，使得低通滤波模块输出的信号相位随频率线性变化，解决了输出信号相位随频率变化偏离线性的问题。
- 一种用于滤除数字信号毛刺的电路和方法-202211580075.2
- 苏志刚;王海力 - 京微齐力（北京）科技股份有限公司
- 2022-12-09 - 2023-07-25 - H03K5/06
- 本发明涉及一种用于滤除数字信号毛刺的电路，所述电路具体包括：延迟模块、逻辑门一、逻辑门二和输出模块；待滤除毛刺的数字信号作为逻辑门一、逻辑门二的一个输入端的输入信号，以及延迟模块的输入信号；延迟模块的输出信号作为逻辑门一、逻辑门二的另一个输入端的输入信号；逻辑门一输出仅高电平信号有毛刺或仅低电平信号有毛刺的信号一，逻辑门二输出仅高电平信号有毛刺或仅低电平信号有毛刺的信号二；输出模块依据信号一、信号二中没有毛刺的电平信号，输出滤除了毛刺的数字信号；td≥t_glitch。还涉及了方法。本发明的电路和方法，通过简单的逻辑电路滤除数字信号毛刺，占用的面积小，且延迟小、功耗低。
- 一种由计数器和快慢延迟链构成的高精度数字脉宽调制器-202010906611.8
- 陈楠;魏廷存;杨利 - 西北工业大学
- 2020-09-01 - 2023-06-23 - H03K5/06
- 本发明提供了一种由计数器和快慢延迟链构成的高精度数字脉宽调制器。该高精度数字脉宽调制器由粗调模块、中调模块、细调模块和输出模块四个模块组成；粗调模块包括计数器、比较器与D触发器，中调模块包括延迟锁相环DLL、慢延迟链、多路选择器MUXA，细调模块包括快延迟链、多路选择器MUXB，输出模块包括脉冲发生器PG1、脉冲发生器PG2和RS触发器。粗调模块、中调模块、细调模块及输出模块依次连接，将数字占空比信号划分为高权位数据、中权位数据和低权位数据后分别输入粗调模块、中调模块和细调模块，最终由输出模块输出模拟占空比信号。本发明的DPWM具有转换精度高、功耗和面积开销小的优点。
- 一种高精度延迟产生电路的实现方法-202211699298.0
- 甘焱林;任懿 - 无锡摩芯半导体有限公司
- 2022-12-28 - 2023-06-09 - H03K5/06
- 本发明提供一种高精度延迟产生电路的实现方法，该方法基于电容线性充电的机制来实现精细化的延时控制，其主要步骤包括：设定PWM输入时钟频率；确定需要产生的PWM波形最小精度单位；划分每一份的时间范围；配置不同的电压比较值；计算整体的占空比的偏差，所述设定PWM输入时钟频率过程中，根据每个计时周期来设定最小延时，并根据最小延时获得延时电路中的取值空间。该高精度延迟产生电路的实现方法基于电容线性充电的机制来实现精细化的延时控制，提高了占空比的最小精度，且降低了设计的难度，能够避免对精度要求的提高而增加芯片生产成本的问题，便于普及使用。
- 脉冲信号延时展宽处理的方法和装置-202110712118.7
- 刘国庆;唐世彪;许建平 - 科大国盾量子技术股份有限公司
- 2021-06-25 - 2022-12-27 - H03K5/06
- 本申请提供一种脉冲信号延时展宽处理的方法和装置，方法包括，将脉冲信号从单端形式转换为差分形式，得到差分脉冲信号；基于串行解串技术对差分脉冲信号进行采样，得到信号采样序列；信号采样序列由多个二进制编码构成；每个二进制编码对应一次采样；采样时差分脉冲信号为高电平则对应的二进制编码为1；采样时差分脉冲信号为低电平则对应的二进制编码为0；依次对信号采样序列进行延时处理和展宽处理，获得处理后的信号采样序列；根据处理后的信号采样序列生成处理后的脉冲信号。本方案基于串行解串技术对脉冲信号进行采样，相对于现有技术具有更强的识别能力，针对脉宽较窄的脉冲信号也能有效进行延时和展宽处理。
- 多路脉冲发生器、信号生成方法、多通道同步系统与方法-202010971044.4
- 史慧;张宁强;王悦 - 普源精电科技股份有限公司
- 2020-09-16 - 2022-11-18 - H03K5/06
- 本申请实施例公开了多路脉冲发生器、信号生成方法、多通道同步系统与方法。多路脉冲发生器包括输入模块、第一延时控制模块、信号扇出模块、至少一个第二延时控制模块和至少一个第一输出端；第一延时控制模块用于延时控制输入至第一延时控制模块提供的脉冲信号的边沿；信号扇出模块用于扇出输入至信号扇出模块的脉冲信号；第二延时控制模块用于延时控制输入至第二延时控制模块的脉冲信号的边沿。可见，通过采用两级延时控制模块，实现对多路脉冲发生器输出的脉冲信号进行延时可调控制，从而由多路脉冲发生器产生的多路脉冲信号对测量仪器进行同步采样等操作时，有利于提高由测量仪器针对多路待测信号进行测量的测量质量与效率。
- 一种脉冲宽度调制电路及装置-201811041822.9
- 黄奇伟;詹陈长 - 南方科技大学
- 2018-09-07 - 2022-08-23 - H03K5/06
- 本发明公开了一种脉冲宽度调制电路及装置。该脉冲宽度调制电路包括时序控制电路、数字选择电路、延迟触发电路和脉冲输出电路，数字选择电路的选择信号控制端与选择信号线电连接，多个备选相位输入端分别和对应的多个备选相位输出端电连接，数字选择电路根据选择信号线上的选择控制信号在选择相位输出端输出一个选择相位脉冲信号；以及延迟触发电路的选择相位输入端与选择相位输出端电连接，调节信号输入端与第一调节信号线电连接，延迟触发电路根据第一调节信号线上的第一调节信号将选择相位脉冲信号的延迟一可调时间，并从复位信号输出端输出复位信号。本发明经过占空比的粗调和微调有效提高了脉冲宽度调制电路的精度。
- 用于简单地测量在两个相同频率的数字的时钟信号之间的相位偏移的方法和电路-202080073834.9
- A·舒伯特 - 罗伯特·博世有限公司
- 2020-10-19 - 2022-06-03 - H03K5/06
- 说明一种用于简单地测量在第一时钟信号CLK
- 一种占空比箝位电路-202010230375.2
- 何金杰;王留杰;刘传军 - 深圳市微源半导体股份有限公司
- 2020-03-27 - 2021-12-07 - H03K5/06
- 本发明公开一种占空比箝位电路，包括RS触发器、带电流源的反相器模块、延时模块；所述RS触发器的第一输入端用于连接外部输入信号；所述带电流源的反相器模块用于将输出信号通过延时模块延迟后，作用于RS触发器的第二输入端；所述RS触发器的正相输出端用于给出整形后的输出信号。本发明通过带电流源的反相器模块对电容进行充放电，导致反馈的信号到达的时间会影响输入信号是否能够被输出，具有高可靠性、低成本、低功耗的优点。
- 用于双向数据传输的电路装置及方法-202110908892.5
- M·费尔特克勒 - 英飞凌科技股份有限公司
- 2014-06-16 - 2021-11-05 - H03K5/06
- 本发明提供了一种用于信号传输的变压器装置，该变压器布置包括至少一个具有初级线圈和次级线圈的变压器以及控制器。该控制器被配置为在磁化阶段控制流经所述初级线圈第一电流增长直至达到预定标准，其中该磁化阶段持续时间长于至少一个变压器的初级线圈的时间常数。该控制器被配置在电压施加阶段施加电压到至少一个变压器以使第二电流流经初级线圈，其中该第二电流相对于该第一电流在电压施加阶段期间极性发生变换，其中所述电压施加阶段持续时间短于至少一个变压器的初级线圈的时间常数的两倍。
- 延迟锁相环-201680043099.0
- 张涛;刘雪梅;王晖 - 马维尔亚洲私人有限公司
- 2016-06-02 - 2021-04-27 - H03K5/06
- 一种可编程延迟线包括：延迟级，响应模拟控制信号且响应一个或多个数字控制信号。延迟级生成输出信号，输出信号相对于输入信号延迟一延迟量。延迟量通过模拟控制信号的值以及数字控制信号的一个或多个值来控制。一种用于控制延迟锁相环电路的方法包括：向延迟锁相环电路的可编程延迟线提供一个或多个数字信号；以及向可编程延迟线提供模拟信号。由可编程延迟线产生的延迟的第一部分对应于一个或多个数字信号的值。由可编程延迟线产生的延迟的第二部分对应于模拟信号的值。
- 一种电压模式PWM调制前馈电路-202010983271.9
- 霍晓强;金楠 - 上海南麟电子股份有限公司
- 2020-09-18 - 2021-01-12 - H03K5/06
- 本发明提供一种电压模式PWM调制前馈电路，包括：锯齿波发生器，用于根据输入电压、反馈电压及基准电压产生锯齿波电压，其中反馈电压为输出电压的电阻分压；VCOM参考电压产生器，用于根据与输出电压相关的功率管漏极电压及基准电流产生VCOM参考电压，其中基准电流为基于所述基准电压产生的固定值电流；PWM比较器，其一输入端连接于所述锯齿波发生器的输出端，其另一输入端连接于所述VCOM参考电压产生器的输出端，用于对所述锯齿波电压及所述VCOM参考电压进行比较，产生一脉冲控制信号来调节PWM信号的占空比。通过本发明提供的一种电压模式PWM调制前馈电路，解决了现有电压模式PWM调制方式存在响应速度慢的问题。
- 通过自动性能调整进行抖动消除-201880083087.X
- 时丹;魏方兴;M·J·艾伦 - 美光科技公司
- 2018-12-18 - 2020-08-07 - H03K5/06
- 描述了用于通过自动性能调整进行抖动消除的方法、系统和装置。在电子装置(例如，存储器装置)中的时钟分配系统内，抖动消除系统可以被配置为在输入时钟信号与输出时钟信号之间引入与所述时钟分配系统的电源电压成正比的延迟。响应于电源噪声，由所述抖动消除系统引入的所述延迟可能会相对于电源电压波动成正比地变化，因此可能会抵消由所述时钟分配系统的其它部件引入的所述延迟的波动，所述延迟的波动可能相对于所述电源电压波动成反比地变化。所述抖动消除系统内的控制部件可以执行算法以调整或调节由所述抖动消除系统引入的所述延迟，包括所述抖动消除系统对所述电源电压的波动的响应性。
- 高速幅度相位可编程的上升沿/下降沿可调电路-201921634142.8
- 李发明;洪明;林永辉;洪佳程;高淑君 - 厦门优迅高速芯片有限公司
- 2019-09-27 - 2020-06-19 - H03K5/06
- 本实用新型提供了高速幅度相位可编程的上升沿/下降沿可调电路，上升沿调整电路、下降沿调整电路分别设置有延时相位调整模块，控制上升沿和下降沿进行幅度调整的相位位置；上升沿和下降沿进行幅度调整的相位位置分别通过高速异或模块与输入信号进行逻辑异或运算，生成上升沿调整相位信号和下降沿调整相位信号；上升沿调整电路、下降沿调整电路还分别设置有相位幅度调整模块，上升沿调整相位信号和下降沿调整相位信号与相位幅度调整模块进行逻辑或运算，控制上升沿和下降沿进行幅度调整的幅度；输入信号还通过高速主通路生成原始信号；原始信号与上升沿调整相位信号和下降沿调整相位信号进行逻辑与运算，调整主信号在上述的相位位置的幅度。
- 一种高速幅度相位可编程的上升沿/下降沿可调电路-201910927537.5
- 李发明;洪明;林永辉;洪佳程;高淑君 - 厦门优迅高速芯片有限公司
- 2019-09-27 - 2020-03-20 - H03K5/06
- 本发明提供了一种高速幅度相位可编程的上升沿/下降沿可调电路，上升沿调整电路、下降沿调整电路分别设置有延时相位调整模块，控制上升沿和下降沿进行幅度调整的相位位置；上升沿和下降沿进行幅度调整的相位位置分别通过高速异或模块与输入信号进行逻辑异或运算，生成上升沿调整相位信号和下降沿调整相位信号；上升沿调整电路、下降沿调整电路还分别设置有相位幅度调整模块，上升沿调整相位信号和下降沿调整相位信号与相位幅度调整模块进行逻辑或运算，控制上升沿和下降沿进行幅度调整的幅度；输入信号还通过高速主通路生成原始信号；原始信号与上升沿调整相位信号和下降沿调整相位信号进行逻辑与运算，调整主信号在上述的相位位置的幅度。
- 一种脉冲位置任意且脉宽可调的脉冲发生装置-201910778045.4
- 付在明;雷晟存;刘航麟;刘科;肖寅东 - 电子科技大学
- 2019-08-22 - 2019-11-08 - H03K5/06
- 本发明公开了一种脉冲位置任意且脉宽可调的脉冲发生装置，将脉冲信号锐化后，通过扇出电路扇出两路窄脉冲，并作为锐化脉冲；然后调节一路锐化脉冲相对时延，再通过脉冲合成电路对两路锐化脉冲进行脉冲合成，实现了脉宽可调的脉冲合成；再通过地址控制器产生的随机地址，将延迟数据通过延迟数据存储电路控制延迟电路，以达到对脉宽可调的合成脉冲时延的控制，最终输出脉宽可调脉冲位置任意的脉冲信号。
- 一种序列脉冲下降沿加抖的装置-201710446141.X
- 付在明;刘航麟;黄建国;赵贻玖 - 电子科技大学
- 2017-06-14 - 2019-07-12 - H03K5/06
- 本发明公开了一种序列脉冲下降沿加抖的装置，对于需要加载抖动的序列脉冲波形分解为上升沿信号与下降沿信号，将抖动转化为延迟定时控制加载到下降沿，上升沿信号作为触发器的时钟和下降沿信号作为复位信号使得序列脉冲信号在上升沿到来时拉高，下降沿到来时拉低，实现对该部分序列脉冲信号的下降沿加抖的波形合成；其中，下降沿在可编程延迟线的作用下时延，由于时延的数值是可编程控制的，因此下降沿到来的时刻随控制数据变化，由上升沿和下降沿合成的序列脉冲信号的下降沿就产生了周期的抖动，因而，下降沿可以加载可编程的抖动，具有非常好的扩展性和灵活性。
- 一种基于延迟结合数字逻辑运算的脉冲展宽电路-201910132971.4
- 吴胜利;刘艾;裴承全;田得利 - 西安交通大学
- 2019-02-22 - 2019-06-18 - H03K5/06
- 一种基于延迟结合数字逻辑运算的脉冲展宽电路，包括ARM、FPGA、延迟模块和逻辑单元；ARM连接FPGA，延迟模块和逻辑单元均与FPGA连接，延迟模块和逻辑单元连接，延迟模块和逻辑单元结合进行脉冲整形实现脉冲展宽；ARM系统用于实现串口和TCP/IP通信，ARM接收到命令数据之后通过内部的串行总线发送给FPGA；FPGA驱动延迟模块实现对脉冲信号的延迟，采用高速可编程逻辑门作为逻辑单元，两者配合完成数字逻辑脉冲整形，对脉冲信号进行脉宽展宽。
- 用于提供可调整的高分辨率死时间的方法和装置-201610557619.1
- P.科斯塔 - 英飞凌科技股份有限公司
- 2016-07-15 - 2019-06-14 - H03K5/06
- 本发明涉及用于提供可调整的高分辨率死时间的方法和装置。本发明大体上涉及用于提供可调整的高分辨率死时间的方法和装置，并且更具体地，涉及用于在PWM信号中插入可调整的高分辨率死时间的方法和装置。根据本发明的实施例，提供有一种用于在PWM信号中插入可调整的高分辨率死时间的方法，所述方法包括：在延迟电路处接收时钟信号，并通过延迟电路生成多个相位；在第一复用器处接收所生成的多个相位；通过第一复用器基于第一高分辨率死时间值来选择和转发多个相位中的第一相位；以及使用接收到的第一复用器转发的第一相位将PWM信号的上升沿和/或下降沿进行移位。
- 信号处理方法及装置-201910031557.4
- 李伟;田殷;龙燕;蒋福生 - 四川九洲电器集团有限责任公司
- 2019-01-14 - 2019-05-31 - H03K5/06
- 本发明提供一种信号处理方法及装置，无论是正毛刺信号还是负毛刺信号，均可以时时进行处理。本发明实施例提供的信号处理方法，包括：当时钟信号的上升沿或者下降沿到来时，对输入信号进行采样得到采样信号；当所述采样信号为高电平时，计数器的计数增加1，当所述采样信号为低电平时，计数器的计数减少1；当所述计数器的计数大于或者等于计数阈值时，输出高电平信号，当所述计数器的计数小于所述计数阈值时，输出低电平信号。
- 一种时序预测电路及方法-201510092987.9
- 黄涛 - 华为技术有限公司
- 2015-03-02 - 2019-05-28 - H03K5/06
- 本发明实施例公开了一种时序预测电路及方法，涉及电路技术领域，用于解决为了预测待预测数字电路的时序出错的可能性而耗费大量的器件的问题。该时序预测电路包括：组合逻辑电路、延时电路、采样电路和控制电路；所述采样电路包括N个采样单元，每个所述采样单元的输入端分别通过所述延时电路与所述组合逻辑电路的输出端连接，每个所述采样单元的输出端与所述控制电路的输入端连接；N为整数，N≥2。本发明可以用于预测待预测数字电路的时序余量。
- 一种实现数字系统的自动可编程延时的电路结构-201721259315.3
- 王伟 - 郑州云海信息技术有限公司
- 2017-09-28 - 2018-04-13 - H03K5/06
- 本实用新型涉及一种实现数字系统自动可编程延时的电路结构，其特征在于，包括数模转换器、第一逻辑脉冲宽度控制模块、第一LC延时电路和第二LC延时电路；数模转换器依次经过第一LC延时电路和第二LC延时电路连接有第二逻辑脉冲宽度控制模块；第一逻辑脉冲宽度控制模块与第一LC延时电路连接；第一逻辑脉冲宽度控制模块连接有电源；第二逻辑脉冲宽度控制模块与电源连接；通过输入端的可编程输入和变容二极管作为延时可变元件可以实现连续可编程的延时，使得延时电路连续可调，在很宽的温度范围内保持稳定，在生产中可以自动调整。
- 具有转换速率校准的输出驱动器-201480056527.4
- M·J·布鲁诺利;M·维兰 - 高通股份有限公司
- 2014-10-14 - 2016-06-01 - H03K5/06
- 一种用于通过输出焊盘来驱动数据输出信号的输出驱动器包括用以校准输出焊盘的阻抗的多条校准路径。取决于期望阻抗，校准路径中的各个校准路径被选择性地耦合到输出焊盘。每一所选校准路径向数据节点添加电容性负载，这影响数据输出信号的转换速率。为了按照校准路径选择来调整数据节点上的电容性负载，输出驱动器包括对应于该多条校准路径的多个可选电容器。如果校准路径未被选择耦合到输出焊盘，则对应的可选电容器电容性地加载该数据节点。
- 一种延时线电路及其盲区的避开方法-201510653896.8
- 肖聪;苏健平;王毕众 - 深圳市建恒测控股份有限公司
- 2015-10-10 - 2016-01-13 - H03K5/06
- 本发明公开了一种延时线电路，包括第一延时线、第二延时线和控制模块。第一延时线尾部的第一输出端与控制模块的第一输入端电性连接，第二延时线中部的第二输出端与控制模块的第二输入端电性连接。第一延时线和第二延时线的输入端均接收输入信号和周期信号，周期信号的周期为T，第一延时线和第二延时线的延时总长为T1，且0.9T＜T1＜1.1T。第一延时线在周期信号上升沿触发，第二延时线在周期信号下降沿触发。第二输出端的输出比第一输出端的输出延时0.5T。通过对称结构的两条延时线，且两条延时线的输出相差半个周期，以致一条延时线进入盲区时，采用另一条延时线的测量结果，避免了盲区对测量结果的影响。
- 一种时钟无毛刺动态切换电路-201510209851.1
- 杨军;韩卫东;陈林飞 - 杭州中天微系统有限公司
- 2015-04-28 - 2015-07-15 - H03K5/06
- 一种时钟无毛刺动态切换电路，包括n个时钟源信号、时钟源选择信号和n路时钟切换子电路，时钟切换子电路中，时钟源信号与第一级上升沿D触发器的C端、第二级下降沿D触发器的C端和输出与门的一个输入端均连接，时钟源选择信号与互锁与门的一个输入端连接，互锁与门的输出端与第一级上升沿D触发器的D端连接，第一级上升沿D触发器的Q端与第二级下降沿D触发器的D端连接，第二级下降沿D触发器的Q端与输出与门的另一个输入端连接；每一路时钟切换子电路的第二级下降沿D触发器的
端均与其余n-1路时钟切换子电路的互锁与门的一个输入端连接。本发明有效避免受到毛刺的影响、提升稳定性。
- 一种用于抵制二极管内反向恢复电荷的系统-201410128200.5
- 韦文生;沈琦;夏鹏 - 温州大学
- 2014-04-01 - 2014-07-16 - H03K5/06
- 本发明公开了一种抑制二极管内反向恢复电荷的系统，该系统为正向偏置连接于二极管（DUT）两端的电流注入电路，该电流注入电路包括用阶跃恢复二极管（SRD）构成的脉冲nS级脉冲信号发生器，及紧接其后以隧穿二极管（BG2）及反向二极管（BG1）构成的用于加速脉冲的上升沿时间和下降沿时间的脉冲边沿加速电路。本发明的优点是：能改善二极管（DUT）的反向恢复特性，降低反向恢复电荷和反向恢复时间，同时能降低二极管的开关损耗和传导损耗，抑制电磁干扰和浪涌发生，提高效率。
- 时钟脉冲信号与数据信号的边缘对准方法与相关装置-201210175469.X
- 谢明谕;曾圣哲;洪志铭 - 晨星软件研发（深圳）有限公司;晨星半导体股份有限公司
- 2012-05-31 - 2013-12-18 - H03K5/06
- 本发明涉及一种边缘对准装置，包括：信号源，产生第一方波信号与第二方波信号；相位延迟电路，接收第一方波信号与第二方波信号，产生延迟的第一方波信号与延迟的第二方波信号；数据电路，根据延迟的第二方波信号产生第三方波信号；以及，相位校正电路，接收第三方波信号与延迟的第一方波信号，并据以产生至少一相位调整信号至相位延迟电路以调整延迟的第一方波信号与延迟的第二方波信号之间的一相位差，使得第三方波信号的信号边缘对准延迟的第一方波信号的信号边缘；其中，第一方波信号、第二方波信号与第三方波信号具有相同的一频率。
- 一种输入信号的滤波方法-201310152503.6
- 陈羽波 - 康力电梯股份有限公司
- 2013-04-28 - 2013-09-04 - H03K5/06
- 本发明公开了一种输入信号的滤波方法，所述方法基于移位寄存器，具体包括以下步骤：采用移位寄存器接收输入信号，对输入信号进行采样；所述移位寄存器用一个整型变量记录数字输入端口当前状态及其历史输入状态，当前输入放至整型标量的最低位，之前的输入状态向左移一位；确定整型变量的状态变化，对整型变量最低的N位均为0或1进行滤波处理，其中N为1以上的自然数；预先设定脉冲的周期，根据整型变量判断输入信号的上升沿或下降沿，确定当前输入端口的输入脉冲周期，过滤掉小于预先设定脉冲周期值的脉冲。本方法可以对输入进行两次滤波，安全可靠，且可以自行设定两次滤波的过滤范围，可适用于电梯、扶梯上的大部分PCB板。
- 半导体集成电路及其信号传输方法-201210004209.6
- 郑椿锡 - 海力士半导体有限公司
- 2012-01-09 - 2013-01-23 - H03K5/06
- 本发明提供一种半导体集成电路及其信号传输方法。所述半导体集成电路包括：多个半导体芯片，所述多个半导体芯片被层叠成多层结构；每个半导体芯片中的校正电路，所述校正电路被配置为将与芯片在层叠中的位置相对应的延迟时间反映到输入信号中，以输出至每个半导体芯片；以及多个穿通芯片通孔，所述多个穿通芯片通孔垂直地穿通所述半导体芯片中的每个而形成，且被配置为将输入信号传送至半导体芯片。
- 半导体集成电路及其设计方法和半导体芯片-201210027062.2
- 川越政邦 - 拉碧斯半导体株式会社
- 2012-02-08 - 2012-08-15 - H03K5/06
- 本发明涉及半导体集成电路及其设计方法和半导体芯片。在锁存电路的数据输入端子和数据位的供给源之间具有第1延迟部和第2延迟部，第1延迟部通过串联连接与时钟信号路径中所包含的逻辑元件的个数相同数目个的逻辑元件而构成，该时钟信号路径位于时钟信号的供给源以及锁存电路的时钟输入端子之间；第2延迟部具有与布线延迟时间相同长度的延迟时间，该布线延迟时间与时钟信号路径中的布线的布线长度相对应。从而，能够提供一种用简单的设计、小规模的构成抑制时钟脉冲相位差的半导体集成电路。
- 专利分类
