[发明专利]信号处理方法及装置在审
| 申请号： | 201910031557.4 | 申请日： | 2019-01-14 |
| 公开（公告）号： | CN109831188A | 公开（公告）日： | 2019-05-31 |
| 发明（设计）人： | 李伟;田殷;龙燕;蒋福生 | 申请（专利权）人： | 四川九洲电器集团有限责任公司 |
| 主分类号： | H03K5/06 | 分类号： | H03K5/06;H03K5/125 |
| 代理公司： | 北京新知远方知识产权代理事务所(普通合伙) 11397 | 代理人： | 马军芳;张艳 |
| 地址： | 621000 四*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种信号处理方法及装置，无论是正毛刺信号还是负毛刺信号，均可以时时进行处理。本发明实施例提供的信号处理方法，包括：当时钟信号的上升沿或者下降沿到来时，对输入信号进行采样得到采样信号；当所述采样信号为高电平时，计数器的计数增加1，当所述采样信号为低电平时，计数器的计数减少1；当所述计数器的计数大于或者等于计数阈值时，输出高电平信号，当所述计数器的计数小于所述计数阈值时，输出低电平信号。 | ||
| 搜索关键词： | 计数器 采样信号 信号处理 毛刺信号 阈值时 高电平信号 输出低电平 上升沿 下降沿 采样 低电 高电 输出 | ||
【主权项】：
1.一种信号处理方法，其特征在于，包括：当时钟信号的上升沿或者下降沿到来时，对输入信号进行采样得到采样信号；当所述采样信号为高电平时，计数器的计数增加1，当所述采样信号为低电平时，计数器的计数减少1；当所述计数器的计数大于或者等于计数阈值时，输出高电平信号，当所述计数器的计数小于所述计数阈值时，输出低电平信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于四川九洲电器集团有限责任公司，未经四川九洲电器集团有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910031557.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种频率可变三角载波发生电路
- 下一篇：一种电压或电流可选的单通道输出电路
- 同类专利
- 一种脉冲位置任意且脉宽可调的脉冲发生装置-201910778045.4
- 付在明;雷晟存;刘航麟;刘科;肖寅东 - 电子科技大学
- 2019-08-22 - 2019-11-08 - H03K5/06
- 本发明公开了一种脉冲位置任意且脉宽可调的脉冲发生装置，将脉冲信号锐化后，通过扇出电路扇出两路窄脉冲，并作为锐化脉冲；然后调节一路锐化脉冲相对时延，再通过脉冲合成电路对两路锐化脉冲进行脉冲合成，实现了脉宽可调的脉冲合成；再通过地址控制器产生的随机地址，将延迟数据通过延迟数据存储电路控制延迟电路，以达到对脉宽可调的合成脉冲时延的控制，最终输出脉宽可调脉冲位置任意的脉冲信号。
- 一种序列脉冲下降沿加抖的装置-201710446141.X
- 付在明;刘航麟;黄建国;赵贻玖 - 电子科技大学
- 2017-06-14 - 2019-07-12 - H03K5/06
- 本发明公开了一种序列脉冲下降沿加抖的装置，对于需要加载抖动的序列脉冲波形分解为上升沿信号与下降沿信号，将抖动转化为延迟定时控制加载到下降沿，上升沿信号作为触发器的时钟和下降沿信号作为复位信号使得序列脉冲信号在上升沿到来时拉高，下降沿到来时拉低，实现对该部分序列脉冲信号的下降沿加抖的波形合成；其中，下降沿在可编程延迟线的作用下时延，由于时延的数值是可编程控制的，因此下降沿到来的时刻随控制数据变化，由上升沿和下降沿合成的序列脉冲信号的下降沿就产生了周期的抖动，因而，下降沿可以加载可编程的抖动，具有非常好的扩展性和灵活性。
- 一种基于延迟结合数字逻辑运算的脉冲展宽电路-201910132971.4
- 吴胜利;刘艾;裴承全;田得利 - 西安交通大学
- 2019-02-22 - 2019-06-18 - H03K5/06
- 一种基于延迟结合数字逻辑运算的脉冲展宽电路，包括ARM、FPGA、延迟模块和逻辑单元；ARM连接FPGA，延迟模块和逻辑单元均与FPGA连接，延迟模块和逻辑单元连接，延迟模块和逻辑单元结合进行脉冲整形实现脉冲展宽；ARM系统用于实现串口和TCP/IP通信，ARM接收到命令数据之后通过内部的串行总线发送给FPGA；FPGA驱动延迟模块实现对脉冲信号的延迟，采用高速可编程逻辑门作为逻辑单元，两者配合完成数字逻辑脉冲整形，对脉冲信号进行脉宽展宽。
- 用于提供可调整的高分辨率死时间的方法和装置-201610557619.1
- P.科斯塔 - 英飞凌科技股份有限公司
- 2016-07-15 - 2019-06-14 - H03K5/06
- 本发明涉及用于提供可调整的高分辨率死时间的方法和装置。本发明大体上涉及用于提供可调整的高分辨率死时间的方法和装置，并且更具体地，涉及用于在PWM信号中插入可调整的高分辨率死时间的方法和装置。根据本发明的实施例，提供有一种用于在PWM信号中插入可调整的高分辨率死时间的方法，所述方法包括：在延迟电路处接收时钟信号，并通过延迟电路生成多个相位；在第一复用器处接收所生成的多个相位；通过第一复用器基于第一高分辨率死时间值来选择和转发多个相位中的第一相位；以及使用接收到的第一复用器转发的第一相位将PWM信号的上升沿和/或下降沿进行移位。
- 信号处理方法及装置-201910031557.4
- 李伟;田殷;龙燕;蒋福生 - 四川九洲电器集团有限责任公司
- 2019-01-14 - 2019-05-31 - H03K5/06
- 本发明提供一种信号处理方法及装置，无论是正毛刺信号还是负毛刺信号，均可以时时进行处理。本发明实施例提供的信号处理方法，包括：当时钟信号的上升沿或者下降沿到来时，对输入信号进行采样得到采样信号；当所述采样信号为高电平时，计数器的计数增加1，当所述采样信号为低电平时，计数器的计数减少1；当所述计数器的计数大于或者等于计数阈值时，输出高电平信号，当所述计数器的计数小于所述计数阈值时，输出低电平信号。
- 一种时序预测电路及方法-201510092987.9
- 黄涛 - 华为技术有限公司
- 2015-03-02 - 2019-05-28 - H03K5/06
- 本发明实施例公开了一种时序预测电路及方法，涉及电路技术领域，用于解决为了预测待预测数字电路的时序出错的可能性而耗费大量的器件的问题。该时序预测电路包括：组合逻辑电路、延时电路、采样电路和控制电路；所述采样电路包括N个采样单元，每个所述采样单元的输入端分别通过所述延时电路与所述组合逻辑电路的输出端连接，每个所述采样单元的输出端与所述控制电路的输入端连接；N为整数，N≥2。本发明可以用于预测待预测数字电路的时序余量。
- 一种实现数字系统的自动可编程延时的电路结构-201721259315.3
- 王伟 - 郑州云海信息技术有限公司
- 2017-09-28 - 2018-04-13 - H03K5/06
- 本实用新型涉及一种实现数字系统自动可编程延时的电路结构，其特征在于，包括数模转换器、第一逻辑脉冲宽度控制模块、第一LC延时电路和第二LC延时电路；数模转换器依次经过第一LC延时电路和第二LC延时电路连接有第二逻辑脉冲宽度控制模块；第一逻辑脉冲宽度控制模块与第一LC延时电路连接；第一逻辑脉冲宽度控制模块连接有电源；第二逻辑脉冲宽度控制模块与电源连接；通过输入端的可编程输入和变容二极管作为延时可变元件可以实现连续可编程的延时，使得延时电路连续可调，在很宽的温度范围内保持稳定，在生产中可以自动调整。
- 具有转换速率校准的输出驱动器-201480056527.4
- M·J·布鲁诺利;M·维兰 - 高通股份有限公司
- 2014-10-14 - 2016-06-01 - H03K5/06
- 一种用于通过输出焊盘来驱动数据输出信号的输出驱动器包括用以校准输出焊盘的阻抗的多条校准路径。取决于期望阻抗，校准路径中的各个校准路径被选择性地耦合到输出焊盘。每一所选校准路径向数据节点添加电容性负载，这影响数据输出信号的转换速率。为了按照校准路径选择来调整数据节点上的电容性负载，输出驱动器包括对应于该多条校准路径的多个可选电容器。如果校准路径未被选择耦合到输出焊盘，则对应的可选电容器电容性地加载该数据节点。
- 一种延时线电路及其盲区的避开方法-201510653896.8
- 肖聪;苏健平;王毕众 - 深圳市建恒测控股份有限公司
- 2015-10-10 - 2016-01-13 - H03K5/06
- 本发明公开了一种延时线电路，包括第一延时线、第二延时线和控制模块。第一延时线尾部的第一输出端与控制模块的第一输入端电性连接，第二延时线中部的第二输出端与控制模块的第二输入端电性连接。第一延时线和第二延时线的输入端均接收输入信号和周期信号，周期信号的周期为T，第一延时线和第二延时线的延时总长为T1，且0.9T＜T1＜1.1T。第一延时线在周期信号上升沿触发，第二延时线在周期信号下降沿触发。第二输出端的输出比第一输出端的输出延时0.5T。通过对称结构的两条延时线，且两条延时线的输出相差半个周期，以致一条延时线进入盲区时，采用另一条延时线的测量结果，避免了盲区对测量结果的影响。
- 一种时钟无毛刺动态切换电路-201510209851.1
- 杨军;韩卫东;陈林飞 - 杭州中天微系统有限公司
- 2015-04-28 - 2015-07-15 - H03K5/06
- 一种时钟无毛刺动态切换电路，包括n个时钟源信号、时钟源选择信号和n路时钟切换子电路，时钟切换子电路中，时钟源信号与第一级上升沿D触发器的C端、第二级下降沿D触发器的C端和输出与门的一个输入端均连接，时钟源选择信号与互锁与门的一个输入端连接，互锁与门的输出端与第一级上升沿D触发器的D端连接，第一级上升沿D触发器的Q端与第二级下降沿D触发器的D端连接，第二级下降沿D触发器的Q端与输出与门的另一个输入端连接；每一路时钟切换子电路的第二级下降沿D触发器的
端均与其余n-1路时钟切换子电路的互锁与门的一个输入端连接。本发明有效避免受到毛刺的影响、提升稳定性。
- 一种用于抵制二极管内反向恢复电荷的系统-201410128200.5
- 韦文生;沈琦;夏鹏 - 温州大学
- 2014-04-01 - 2014-07-16 - H03K5/06
- 本发明公开了一种抑制二极管内反向恢复电荷的系统，该系统为正向偏置连接于二极管（DUT）两端的电流注入电路，该电流注入电路包括用阶跃恢复二极管（SRD）构成的脉冲nS级脉冲信号发生器，及紧接其后以隧穿二极管（BG2）及反向二极管（BG1）构成的用于加速脉冲的上升沿时间和下降沿时间的脉冲边沿加速电路。本发明的优点是：能改善二极管（DUT）的反向恢复特性，降低反向恢复电荷和反向恢复时间，同时能降低二极管的开关损耗和传导损耗，抑制电磁干扰和浪涌发生，提高效率。
- 时钟脉冲信号与数据信号的边缘对准方法与相关装置-201210175469.X
- 谢明谕;曾圣哲;洪志铭 - 晨星软件研发（深圳）有限公司;晨星半导体股份有限公司
- 2012-05-31 - 2013-12-18 - H03K5/06
- 本发明涉及一种边缘对准装置，包括：信号源，产生第一方波信号与第二方波信号；相位延迟电路，接收第一方波信号与第二方波信号，产生延迟的第一方波信号与延迟的第二方波信号；数据电路，根据延迟的第二方波信号产生第三方波信号；以及，相位校正电路，接收第三方波信号与延迟的第一方波信号，并据以产生至少一相位调整信号至相位延迟电路以调整延迟的第一方波信号与延迟的第二方波信号之间的一相位差，使得第三方波信号的信号边缘对准延迟的第一方波信号的信号边缘；其中，第一方波信号、第二方波信号与第三方波信号具有相同的一频率。
- 一种输入信号的滤波方法-201310152503.6
- 陈羽波 - 康力电梯股份有限公司
- 2013-04-28 - 2013-09-04 - H03K5/06
- 本发明公开了一种输入信号的滤波方法，所述方法基于移位寄存器，具体包括以下步骤：采用移位寄存器接收输入信号，对输入信号进行采样；所述移位寄存器用一个整型变量记录数字输入端口当前状态及其历史输入状态，当前输入放至整型标量的最低位，之前的输入状态向左移一位；确定整型变量的状态变化，对整型变量最低的N位均为0或1进行滤波处理，其中N为1以上的自然数；预先设定脉冲的周期，根据整型变量判断输入信号的上升沿或下降沿，确定当前输入端口的输入脉冲周期，过滤掉小于预先设定脉冲周期值的脉冲。本方法可以对输入进行两次滤波，安全可靠，且可以自行设定两次滤波的过滤范围，可适用于电梯、扶梯上的大部分PCB板。
- 半导体集成电路及其信号传输方法-201210004209.6
- 郑椿锡 - 海力士半导体有限公司
- 2012-01-09 - 2013-01-23 - H03K5/06
- 本发明提供一种半导体集成电路及其信号传输方法。所述半导体集成电路包括：多个半导体芯片，所述多个半导体芯片被层叠成多层结构；每个半导体芯片中的校正电路，所述校正电路被配置为将与芯片在层叠中的位置相对应的延迟时间反映到输入信号中，以输出至每个半导体芯片；以及多个穿通芯片通孔，所述多个穿通芯片通孔垂直地穿通所述半导体芯片中的每个而形成，且被配置为将输入信号传送至半导体芯片。
- 半导体集成电路及其设计方法和半导体芯片-201210027062.2
- 川越政邦 - 拉碧斯半导体株式会社
- 2012-02-08 - 2012-08-15 - H03K5/06
- 本发明涉及半导体集成电路及其设计方法和半导体芯片。在锁存电路的数据输入端子和数据位的供给源之间具有第1延迟部和第2延迟部，第1延迟部通过串联连接与时钟信号路径中所包含的逻辑元件的个数相同数目个的逻辑元件而构成，该时钟信号路径位于时钟信号的供给源以及锁存电路的时钟输入端子之间；第2延迟部具有与布线延迟时间相同长度的延迟时间，该布线延迟时间与时钟信号路径中的布线的布线长度相对应。从而，能够提供一种用简单的设计、小规模的构成抑制时钟脉冲相位差的半导体集成电路。
- 一种利用反射波补偿波形传输延迟的方法-201110436483.6
- 刘升;王一凡 - 西安奇维科技股份有限公司
- 2011-12-23 - 2012-07-11 - H03K5/06
- 一种利用反射波补偿波形传输延迟的方法，包括发送端在t1时刻产生发送脉冲的上升沿，并记录该时刻；波形上升沿经过一段时间到达接收端后再反射回发射端，在发射端的检测电路检测并记录该时刻t1′，则波形从发射端到达接收端的延迟时间为(t1′-t1)/2；设系统预定在tn时刻使接收端接收到一个上升沿使其同步，则发射端通过发送调整电路在tn-(t1′-t1)/2时刻产生该上升沿；即补偿波形在导线中的传输延迟。本发明具有无需人工参与，可自动进行传输延迟补偿、相比人工预测补偿，本发明补偿精度高，不存在预测误差以及当线路长度或寄生电容等因素发生改变，导致传输延迟发生变化时，本方法可自动调整延迟补偿的优点。
- 由功率放大器传输信号-201110260393.6
- 斯蒂芬·费利克斯;史蒂夫·欧勒普瑞斯 - 艾色拉公司
- 2011-09-05 - 2012-05-02 - H03K5/06
- 一种对于功率放大器所传输信号的峰均功率进行限制的方法。该方法包括：对第一信号使用脉冲整形滤波器，从而产生第二信号，该第二信号为第一信号过滤后的形式；并且从功率放大器输出用于传输的第二信号。该方法进一步包括：将多个预测滤波器中的每一个都运用于第一信号的各个实例，基于各自不同的滤波器系数的设置，每个预测滤波器将脉冲整形滤波器的应用向第一信号逼近，并从而其每一个都产生各自的第三信号。该方法还进一步包括确定每一个第三信号的振幅指示值，选择与这些振幅中最大振幅相对应的指示值，基于所选择的指示值产生修正值，以及在运用脉冲整形滤波器之前使用修正值来限制第一信号。
- 一种数字式脉宽可调超宽带脉冲产生装置-200820113725.1
- 欧阳缮;谢跃雷;蒋留兵;王振;卢会群 - 桂林电子科技大学
- 2008-12-26 - 2009-10-07 - H03K5/06
- 本实用新型公开的一种数字式脉宽可调超宽带脉冲产生装置，包括数字信源模块、电平转换及时钟分配模块、延迟控制模块、脉冲产生模块、微分电路模块、低噪声宽带功率放大模块依次相串联组合而成。由数字信源模块产生的一定周期的TTL电平的时钟信号，通过电平转换及时钟分配模块转换且分配成3路ECL电平的时钟信号，延迟控制模块调节3路ECL电平的时钟信号的延迟差，信号经过不同延迟后送入脉冲产生模块产生一个极窄脉冲，极窄脉冲通过微分电路模块和低噪声宽带功率放大模块后输出超宽带脉冲信号。它具有电路简单、易于集成实现的特点。
- 一种数字式脉宽可调超宽带脉冲产生装置-200810107432.7
- 欧阳缮;谢跃雷;蒋留兵;王振;卢会群 - 桂林电子科技大学
- 2008-12-26 - 2009-05-27 - H03K5/06
- 本发明公开的一种数字式脉宽可调超宽带脉冲产生装置，包括数字信源模块、电平转换及时钟分配模块、延迟控制模块、脉冲产生模块、微分电路模块、低噪声宽带功率放大模块依次相串联组合而成。由数字信源模块产生的一定周期的TTL电平的时钟信号，通过电平转换及时钟分配模块转换且分配成3路ECL电平的时钟信号，延迟控制模块调节3路ECL电平的时钟信号的延迟差，信号经过不同延迟后送入脉冲产生模块产生一个极窄脉冲，极窄脉冲通过微分电路模块和低噪声宽带功率放大模块后输出超宽带脉冲信号。它具有电路简单、易于集成实现的特点。
- 专利分类
