[发明专利]集成电路封装体及其形成方法在审
| 申请号： | 201910833366.X | 申请日： | 2015-09-01 |
| 公开（公告）号： | CN110600431A | 公开（公告）日： | 2019-12-20 |
| 发明（设计）人： | 李维钧 | 申请（专利权）人： | 苏州日月新半导体有限公司 |
| 主分类号： | H01L21/98 | 分类号： | H01L21/98;H01L23/552;H01L23/495 |
| 代理公司： | 11287 北京律盟知识产权代理有限责任公司 | 代理人： | 林斯凯 |
| 地址： | 215021 江苏省*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种集成电路封装体的形成方法。根据本发明一实施例的集成电路封装体，其包括：芯片；芯片座，经配置以承载芯片；信号引脚，设置于芯片座外围且经配置以与芯片电连接；接地引脚，设置于芯片座外围且经配置以接地，至少一导电凸块，设置于接地引脚上方以与接地引脚电连接；绝缘壳体，其遮蔽芯片、芯片座、信号引脚、以及接地引脚，并使至少一导电凸块上端外露；屏蔽金属层，其覆盖在绝缘壳体的上方及侧壁以及至少一导电凸块上端，以与至少一导电凸块电连接。根据本发明实施例的集成电路封装体及其形成方法可以简化制造工艺、降低制造成本。 | ||
| 搜索关键词： | 导电凸块 接地引脚 芯片座 集成电路封装体 绝缘壳体 信号引脚 上端 芯片 电连接 配置 外围 简化制造工艺 屏蔽金属层 芯片电连接 制造成本 接地 外露 侧壁 遮蔽 承载 覆盖 | ||
【主权项】：
1.一种形成集成电路封装体的方法，其包括：/n将芯片固定于芯片座上；/n用引线连接所述芯片与位于所述芯片座外围的信号引脚；/n在位于所述芯片座外围的接地引脚上方形成与所述接地引脚电连接的至少一导电凸块；其中所述接地引脚当中包括位于所述集成电路封装体的端角处的接地引脚，所述端角处的接地引脚经配置以通过引线或连接部与所述芯片座电连接；/n注塑而形成绝缘壳体，所述绝缘壳体遮蔽所述芯片、所述芯片座、所述信号引脚、所述芯片与所述信号引脚之间的所述引线、所述接地引脚、及所述至少一导电凸块；/n在所述绝缘壳体中正对所述至少一导电凸块上方自上而下开槽直至所述至少一导电凸块上端外露；以及/n在所述绝缘壳体上方及所述槽的侧壁和底部覆盖屏蔽金属层，使得所述屏蔽金属层与所述至少一导电凸块电连接。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州日月新半导体有限公司，未经苏州日月新半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910833366.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 晶片封装方法-201810156923.4
- 张文远;徐业奇;吕学忠;陈伟政 - 上海兆芯集成电路有限公司
- 2018-02-24 - 2020-02-11 - H01L21/98
- 一种晶片封装方法，其包括下列步骤：将多个第一晶片配置在一载板上，其中各第一晶片具有一第一有源面，且多个第一导电柱配置在各第一有源面上；经由多个第二导电柱将一第二晶片的一第二有源面电连接这些第一晶片的这些第一有源面；形成一封装材料，封装材料覆盖这些第一晶片、这些第一导电柱、第二晶片及这些第二导电柱；部分地移除封装材料，以暴露出各第一导电柱；在封装材料上形成一重布线路结构，其中重布线路结构连接这些第一导电柱。本发明可提供较高的连接路径密度及较短的连接路径长度。
- 集成电路封装体及其形成方法-201910833366.X
- 李维钧 - 苏州日月新半导体有限公司
- 2015-09-01 - 2019-12-20 - H01L21/98
- 本发明涉及一种集成电路封装体的形成方法。根据本发明一实施例的集成电路封装体，其包括：芯片；芯片座，经配置以承载芯片；信号引脚，设置于芯片座外围且经配置以与芯片电连接；接地引脚，设置于芯片座外围且经配置以接地，至少一导电凸块，设置于接地引脚上方以与接地引脚电连接；绝缘壳体，其遮蔽芯片、芯片座、信号引脚、以及接地引脚，并使至少一导电凸块上端外露；屏蔽金属层，其覆盖在绝缘壳体的上方及侧壁以及至少一导电凸块上端，以与至少一导电凸块电连接。根据本发明实施例的集成电路封装体及其形成方法可以简化制造工艺、降低制造成本。
- 功率器件封装方法及功率器件封装结构-201910791503.8
- 曹俊;史波;肖婷;马浩华;廖勇波;江伟;曾丹 - 珠海格力电器股份有限公司
- 2019-08-26 - 2019-11-26 - H01L21/98
- 本发明涉及一种功率器件封装方法及功率器件封装结构，涉及半导体技术领域，用于提高现有的封装器件的过流能力题。本发明的功率器件封装方法，通过将第一芯片远离第一框架的侧面与第二芯片远离第二框架的侧面相连，并将所述第一框架与所述第二框架相连，使第一芯片、第二芯片、第一框架和第二框架能够被一同塑封在一个壳体内形成封装结构，使单个封装结构的过流能力增加大，从而降低应用端的成本；此外，由于将第一芯片和第二芯片都塑封在壳体内，因此相比塑封单个芯片的封装结构，相当于减少了封装结构的数量，从而大大缩减应用端实际体积。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
