[发明专利]锁相环电路在审
| 申请号： | 201910536231.7 | 申请日： | 2019-06-20 |
| 公开（公告）号： | CN112118008A | 公开（公告）日： | 2020-12-22 |
| 发明（设计）人： | 陈建文 | 申请（专利权）人： | 瑞昱半导体股份有限公司 |
| 主分类号： | H03L7/087 | 分类号： | H03L7/087;H03L7/089;H03L7/091;H03L7/093;H03L7/099;H03L7/18 |
| 代理公司： | 北京康信知识产权代理有限责任公司 11240 | 代理人： | 王红艳 |
| 地址： | 中国*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种锁相环电路，其包括延迟锁相环及子采样锁相环。延迟锁相环用于将第一参考频率及第二参考频率锁相于输入频率，其包括相位修正电路、积分器、第一子采样相位检测器及第一电荷泵。子采样锁相环经配置以预定的锁相环频率产生输出频率，且输出频率锁相于第一参考信号，其包括第二子采样相位检测器、第二电荷泵、相位频率检测电路、电压控制振荡器及第一分频器。其中，第一子采样相位检测器及第二子采样相位检测器具有对称电路架构，且第一电荷泵电路及第二电荷泵电路具有对称电路架构。 | ||
| 搜索关键词： | 锁相环 电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞昱半导体股份有限公司，未经瑞昱半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910536231.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 无滤波的数字锁相环-201910980774.8
- A·R·斯拜尔 - 美国亚德诺半导体公司
- 2019-10-15 - 2023-10-24 - H03L7/087
- 本公开涉及无滤波的数字锁相环。在一个例子中公开一种适用于避免环路带宽权衡的数字锁相环(DPLL)电路，该电路包括：频率维度频率检测器，具有外部频率输入和反馈频率输入，所述频率维度频率检测器包括测量所述外部频率输入和所述反馈频率输入之间的频率差并驱动脉冲信号的电路，其中如果差为正则所述脉冲信号为第一种类，如果差为负则所述脉冲信号为第二种类；和数控振荡器(NCO)，包括驱动输出时钟和响应所述脉冲信号来调节所述输出时钟频率的电路，其中NCO的输出提供所述频率维度频率检测器的反馈频率输入。
- 锁定检测电路和芯片设备-202311158604.4
- 张硕;陈洪波 - 合肥智芯半导体有限公司;苏州萨沙迈半导体有限公司;上海萨沙迈半导体有限公司;天津智芯半导体科技有限公司
- 2023-09-08 - 2023-10-20 - H03L7/087
- 本发明公开了一种锁定检测电路和芯片设备，锁定检测电路包括锁相检测器和反馈子电路；其中，锁相检测器的第一输入端用以输入参考信号，锁相检测器的第二输入端用以输入锁相环的反馈时钟信号，锁相检测器用于在参考信号与反馈时钟信号之间的相位差大于预设差值时，输出第一电平的复位控制信号；反馈子电路包括计数器，反馈子电路与锁相检测器的输出端连接，用于根据灵敏度需求确定目标数值，并在接收到第一电平的复位控制信号时，触发计数器工作，并在计数器的计数值达到目标数值之前，输出第二电平的计数标志信号，以使锁相环处于锁定状态。该锁定检测电路能够抵抗外界干扰，可根据不同需求调整其灵敏度，电路结构简单，集成面积较小，节约成本。
- 锁相环电路、数据恢复电路及锁相环电路的控制方法-201910798526.1
- 张兵照;刘永旺 - 华为技术有限公司
- 2015-09-16 - 2023-10-20 - H03L7/087
- 本发明提供了一种锁相环电路，该锁相环电路包括鉴频鉴相器、电荷泵、环路低通滤波器、第一电压电流转换单元、第二电压电流转换单元、电流控制振荡器、分频器、比较器和模式控制器，其中，环路低通滤波器还包括开关S1、开关S2和开关S3，模式控制器用于控制对开关S1，S2和S3的导通或断开。该锁相环电路可以提高提供给第一电压电流转换单元的第二控制电压信号VC2的上升速度，使得第二控制电压信号VC2能够在较短的时间内达到提供给第二电压电流转换单元的第一控制电压信号VC1的电压值，进而提高锁相环电路建立速度和实现锁相环电路快速响应。
- 一种基于两点注入技术的直接调制VCO展频时钟发生器-202310594343.4
- 孟煦;朱武;耿锦霞;武胡 - 合肥工业大学
- 2023-05-25 - 2023-10-10 - H03L7/087
- 本发明公开了一种基于两点注入技术的直接调制VCO展频时钟发生器，包括晶振F
- 鉴频鉴相器、锁相环以及电子设备-202210290537.0
- 张津海 - 华为技术有限公司
- 2022-03-23 - 2023-10-03 - H03L7/087
- 本申请提供一种鉴频鉴相器、锁相环以及电子设备，涉及集成电路技术领域，该鉴频鉴相器在进行鉴频鉴相处理时，相比传统方案消耗的时间要快至少一个数量级且精度更高。该鉴频鉴相器中，包括：两相同步逻辑电路、时间数字转换器、计数器以及鉴频鉴相逻辑电路，两相同步逻辑电路，接收本地时钟信号和参考时钟信号，计数器，确定参考时钟信号的n个周期内，本地时钟信号的完整周期的第一数量，时间数字转换器，确定系数以及参考时钟信号的n个周期内，本地时钟信号的不完整周期中的单位步长的第二数量；鉴频鉴相逻辑电路，根据第一数量、第二数量以及系数，确定在参考时钟信号的n个周期内，参考时钟信号与本地时钟信号的第一相位差。
- 窄带锁相环系统及其自适应调节鉴相频率的方法-202211492204.2
- 吴宏硕;许晨;王岭;林杰;宋宇航;刘敏 - 中国船舶集团有限公司第七〇七研究所
- 2022-11-25 - 2023-07-11 - H03L7/087
- 本发明涉及自主导航技术领域，提供一种窄带锁相环系统及其自适应调节鉴相频率的方法。该窄带锁相环系统，包括预分频器、参考频率源选通器、倍频器、相位检测模块、鉴相频率调节模块、可编程只读存储器、鉴相频率控制模块、模数转换模块、恒温晶振、数字鉴相模块、鉴相脉冲选通器和窄带环路滤波器。本发明采用窄带环路滤波器将低相位噪声恒温晶振输出锁定至高频率稳定度的参考频率源上，通过对鉴相频率的自适应调节，实现在保证输出的频率信号具有低相位噪声、高频率稳定度的基础上，提高锁相环系统的锁定速度及环路稳定性，同时有效抑制环境因素、老化、电源纹波对恒温晶振输出频率信号的影响。
- 一种鉴频鉴相器及锁相环-202211514694.1
- 左红建;冯文柏;牛晓良 - 芯动微电子科技（武汉）有限公司
- 2022-11-29 - 2023-07-04 - H03L7/087
- 本申请公开了一种鉴频鉴相器及锁相环。其中，该鉴频鉴相器包括第一触发器、第二触发器和延时复位回路，其中：第一触发器的输出端以及第二触发器的输出端分别与延时复位回路的输入端连接；延时复位回路包含延时单元，延时单元包含第一路径和第二路径；其中：第一路径，用于对延时复位回路上的信号进行延时；第二路径，用于缩短延时复位回路输出的复位信号的持续时长。实施本申请实施例，可以消除死区效应的情况下，提高鉴频鉴相器的工作频率。
- 一种锁相环电路-201910865849.8
- 孙杰 - 辰芯科技有限公司
- 2019-09-12 - 2023-06-30 - H03L7/087
- 本发明实施例公开了一种锁相环电路。包括：鉴频鉴相器、电荷泵、滤波电路、电压电流转换电路、第一电容、电压缓冲单元、第二电容、电流镜像单元、电流控制振荡器及分频器；所述鉴频鉴相器、所述电荷泵、所述电压电流转换电路、所述电流控制振荡器及所述分频器依次连接；所述滤波电路连接于第一节点和接地端之间；所述第一电容连接于第二节点与接地端之间；所述电压缓冲单元的输入端与所述第二节点相连，电压缓冲单元的输入端与所述第二电容的一端连接；所述第二电容的另一端与电流镜像单元的输入端相连，所述电流镜像单元输出单元的输出端与所述第二节点相连。可以降低振荡器带来的电压波动，从而减小锁相环电路输出时钟的抖动。
- 频率追踪同步信号检测电路-202223492658.8
- 卢成国 - 科威尔技术股份有限公司
- 2022-12-27 - 2023-05-30 - H03L7/087
- 本实用新型公开一种频率追踪同步信号检测电路，属于同步信号鉴频锁相检测技术领域，包括依次连接的电流互感器、第一比较器、微分电路和鉴频鉴相器，微分电路包括电容C2和数字电位器，电容的两端分别与数字电位器的W端和B端连接。由于微分电路由电容C2和数字电位器构成，实现可编程数字化频率追踪，参数设置方便且灵活，增加了频率追踪范围，便于批量生产，节约产品测试和检验时间。
- 低噪声相位锁定环路（PLL）电路-202211456630.0
- A·库玛;P·古普塔 - 意法半导体国际有限公司
- 2022-11-21 - 2023-05-23 - H03L7/087
- 本公开涉及低噪声相位锁定环路(PLL)电路。锁相环(PLL)电路包括相位频率检测器(PFD)电路，其确定参考时钟信号和反馈时钟信号之间的差，以响应于该差生成上/下控制信号。电荷泵和环路滤波器电路装置响应于上/下控制信号生成积分信号分量控制信号和比例信号分量控制信号。积分信号分量控制信号和比例信号分量控制信号是独立的控制信号。压控振荡器生成具有由积分信号分量控制信号和比例信号分量控制信号控制的频率的振荡输出信号。分频器电路对振荡输出信号执行分频以生成反馈时钟信号。
- 用于降压转换器的数字接通时间产生-202180058855.8
- J·M·帕赫卡拉;J·O·豪吕 - 德州仪器公司
- 2021-07-26 - 2023-05-05 - H03L7/087
- 一种设备(102)包含具有检测器输出及第一及第二输入的相位频率检测器(302)，所述相位频率检测器经配置以响应于所述第一及第二输入而在所述检测器输出处提供相位差信号。所述设备还包含具有控制器输入及控制器输出的增益控制器(306)，所述控制器输入耦合到所述检测器输出，且所述增益控制器经配置以响应于所述相位差信号及工作循环而在所述控制器输出处提供数字值。所述设备还包含具有产生器输出及第一及第二产生器输入的脉冲产生器(310)，所述第一产生器输入耦合到所述控制器输出，所述第二产生器输入耦合到所述第二检测器输入，所述脉冲产生器经配置以响应于所述数字值及所述第二产生器输入而在所述产生器输出处提供产生器信号。
- 一种全新的采样锁相环电路-202310046119.1
- 李闻界;管逸;刘鹏飞 - 上海韬润半导体有限公司
- 2023-01-31 - 2023-04-28 - H03L7/087
- 本发明属于通信技术领域，提供一种全新的采样锁相环电路包括：采样锁相环主电路，用于接收外部参考信号后生成高质量的高频时钟；采样锁相环辅助电路，与采样锁相环主电路连接，用于为采样锁相环主电路提供零频率极点，以增加采样锁相环主电路的频率捕捉范围；其中，采样锁相环辅助电路包括：BBPD子电路，与采样锁相环主电路连接，用于基于外部参考信号，生成PE信号以供调整采样锁相环主电路的采样频率以及校准采样锁相环辅助电路中DTC子电路和fine DTC子电路的增益。本发明提出的采样锁相环电路可以增加SPLL的频率捕获范围，有效地降低SPLL的辅助环路复杂度的设计。
- 一种低相位噪声快速宽带扫频频率源-202211553849.2
- 刘志强;夏海洋;刘欢;吴旭;李连鸣 - 网络通信与安全紫金山实验室;东南大学
- 2022-12-06 - 2023-04-07 - H03L7/087
- 本发明公开了一种低相位噪声快速宽带扫频频率源，该频率源包括：直接数字频率合成器DDS模块和锁相环模块；直接数字频率合成器DDS模块包括顺序连接的参考源(C1)、梳状谱发生器(U1)、第一滤波器(L1)、第一功分器(U2)、直接数字频率合成器(U3)；锁相环模块包括顺序连接的鉴相器(U4)、第二滤波器(L2)、压控振荡器(U5)、第二功分器(U6)、混频器(U7)、分频器(U8)、第三滤波器(L3)；本发明输出信号具有相位噪声低、分辨率高、扫频速度快、输出频带宽等特点，且DDS模块和锁相环模块可分别作为独立模块使用，应用灵活方便。
- 一种锁相环电路及其控制方法、锁相环芯片-202211260018.6
- 王志刚;闫翔宇 - 成都本原聚能科技有限公司
- 2022-10-14 - 2023-03-24 - H03L7/087
- 本发明的一种锁相环电路及其控制方法、锁相环芯片，一种锁相环电路，其特征在于，包括，锁相环模块与锁定检测模块；其中，所述锁定检测模块具有比较模块与计数模块；其中，所述比较模块具有第一输入端与第二输入端，第一输入端用于接收锁定参考信号，第二输入端用于接收待检测信号；其中，所述计数模块具有第三输入端与第四输入端，比较模块的输出端与第三输入端电连接，第四输入端用于接收参考时钟信号，本发明既可以检测锁相环锁定信号，而且能够及时对检测出失锁的情况。本发明可以实现在调节小脉冲相位的情况下保证锁相环电路的稳定性，减小调节拉偏电流源带来的波动。
- 一种零差相干探测单元中高精度鉴频鉴相方法及系统-202010038347.0
- 刘洋;佟首峰;常帅;宋延嵩;董岩;南航;张鹏;于笑楠;安喆 - 长春理工大学
- 2020-01-14 - 2023-03-24 - H03L7/087
- 本发明涉及空间激光通信的技术领域，其中，一种零差相干探测单元中高精度鉴频鉴相方法，包括，S1：将信号光与本振光相干混频，输出鉴频信号，进行光电转换及信号整形，下变频采集获取初始频差信息，执行S2；S2：判断频率差是否位于鉴相带宽内，若否，执行S3，若是，执行S4；S3：将鉴别出来的初始频差信息作为调节量，拉小频率，执行S2；S4：输出反馈信号，停止鉴频，执行S5；S5：将信号光与本振光相干混频，对鉴相信号进行光电转换及信号整形，获得两路相位相位差90°的电信号，执行S6；S6：将一路电信号经过延迟与另一路电信号做异或运算，获得信号光与本振光相对方向及二倍频差，对二倍频差进行下变频，对频率进行积分运算，获取相位差信息。
- 一种基于相位检测的自适应均衡装置及方法-202110567038.7
- 梁冰;陈雁;苟冠鹏 - 成都振芯科技股份有限公司
- 2021-05-24 - 2023-03-14 - H03L7/087
- 本申请提供一种基于相位检测的自适应均衡装置及方法，包括：均衡器、比较器、时钟恢复电路、鉴相器、积分电路和增益控制电路；均衡器的第一输入端与输入信号连接，均衡器的输出端与比较器的输入端连接，比较器的输出端与时钟恢复电路的输入端连接，时钟恢复电路的输出端与鉴相器的第一输入端连接，鉴相器的第二输入端与比较器的输出端连接，鉴相器的输出端与积分电路的输入端连接，积分电路的输出端与增益控制电路的输入端连接，增益控制电路的输出端与均衡器的第二输入端连接，以降低系统设计难度。
- 跳频源电路和电子系统-202211491755.7
- 于磊;张晶;郑委 - 北京中科飞鸿科技股份有限公司
- 2022-11-25 - 2023-02-28 - H03L7/087
- 本发明提供了一种跳频源电路和电子系统，包括：鉴相器、压控振荡器、环路选择电路、微控制器和运算放大器；鉴相器用于基于时钟信号和分频信号输出第一信号；环路选择电路用于基于第一信号的输出频率输出环路电压；微控制器用于输出第二信号；运算放大器用于对第二信号进行放大处理，输出预置电压；环路电压和预置电压进行叠加处理后的环路输出信号输入压控振荡器；微控制器还用于输出控制信号，压控振荡器基于控制信号和环路输出信号输出本频信号和分频信号。可以实现宽频带、低相噪的调频源的设计目标和频率快速切换的调频源的设计目标，有效缩短频率切换时间、改善杂散指标，提高系统的可靠性，电路设计简单易实现，有极好的经济效益和应用前景。
- 在受控延迟线路中采用相位误差检测的多相位时钟生成-201880012313.5
- B·孙 - 高通股份有限公司
- 2018-01-02 - 2023-02-21 - H03L7/087
- 公开了在受控延迟线路中的多个延迟电路输出之间采用相位误差检测以提供误差校正的多相位时钟生成。提供了包括受控延迟线路和相位误差检测器电路的多相位时钟生成器。抽头节点是从在受控延迟线路中的一个或多个延迟电路的输出中提供的。为了检测和校正在受控延迟线路中的相位误差，提供了包括至少两个相位检测器的相位检测电路，其中各相位检测器被配置为对在来自在受控延迟线路中的延迟电路的抽头节点之间的相位偏移误差进行测量。然后对这些相位误差进行组合以产生误差校正信号，所述误差校正信号用以控制在受控延迟线路中对延迟电路的延迟，以将最终延迟电路的输出的相位锁定到输入参考时钟信号。
- 锁相环电路、光电系统及电子设备-202110874305.5
- 陈海明;鲁富军;代西明;徐洋 - 北京万集科技股份有限公司
- 2021-07-30 - 2023-02-03 - H03L7/087
- 锁相环电路、光电系统及电子设备，所述锁相环电路包括：信号处理电路，用于将所述激光器的输出信号转化为差频信号；双鉴频鉴相器电路，被配置为根据所述信号处理电路输出的差频信号输出第一误差校正信号和与所述第一误差校正信号的极性相反的第二误差校正信号；调控电路，被配置为对预校正信号和所述第一误差校正信号或所述第二误差校正信号进行运算得到调制信号，所述调制信号用于调控所述激光器的驱动以调制所述激光器的输出。通过两个鉴频鉴相器输出仅极性相反的第一误差校正信号和第二误差校正信号，省去了现有技术中的极性翻转电路，降低了整体电路的时延，提高了电路的性能。
- 锁定检测电路及其构成的锁相环-201811607255.9
- 张宁;周彬 - 上海华力集成电路制造有限公司
- 2018-12-27 - 2023-02-03 - H03L7/087
- 本发明提供一种锁定检测电路，包括：第一输入信号和第二输入信号均输入所述或门和与门，所述或门输出信号输入延迟单元，所述延迟单元输出信号选择器，所述与门输出信号至第一D触发器触发输入端和计数器计数触发输入端，所述选择器输出信号至第一D触发器D端并由锁定检测电路输出信号控制，所述第一D触发器Q端Q输出信号至计数器复位端，所述计数器输出端作为该锁定检测电路输出端。本发明还提供了一种具有所述锁定检测电路的锁相环。本发明能避免由于延迟和或相位差引起误失锁。
- 低噪声频率综合器装置-202011055998.7
- 王海永;陈岚 - 中国科学院微电子研究所
- 2020-09-30 - 2023-01-24 - H03L7/087
- 本公开提供了一种低噪声频率综合器装置，包括第一转换模块、第二转换模块、压控振荡器和分频模块，第一转换模块的输入端接参考频率信号，所述第一转换模块的输出端与压控振荡器的第一个输入端连接；第二转换模块的一个输入端接参考频率信号；所述第二转换模块的输出端与所述压控振荡器的第二个输入端连接；分频模块的输入端与所述压控振荡器的输出端连接，所述分频模块的输出端与所述第二转换模块的另一个输入端连接。本公开降低了参考频率本身的相位噪声对频率综合器输出信号的相位噪声的影响。
- 适用于UWB射频片上系统的本振与时钟信号产生电路及方法-202211232443.4
- 江昺伟;王丹;李昀龙;陈煊;张为民 - 深圳捷扬微电子有限公司
- 2022-10-10 - 2023-01-10 - H03L7/087
- 本发明公开了一种适用于UWB射频片上系统的本振与时钟信号产生电路及方法，该本振与时钟信号产生电路包括倍频晶体振荡器、第一整数型锁相环路、整数分频器和第二整数型锁相环路，倍频晶体振荡器将第一参考时钟提供给第一整数型锁相环路，整数分频器将用于混合信号及数字电路的输出时钟进行整数分频得到第二参考时钟并提供给第二整数型锁相环路，第一整数型锁相环路中包括工作于UWB射频片上系统的任一工作频段的1.25~1.5倍频下的电感电容振荡器，第二整数型锁相环路中包括能够基于第二参考时钟输出UWB射频片上系统的多个工作频段的环形振荡器。本发明能够通过减少片上系统的发射机与本振电路的互相干扰而大大提高发射信号与本振信号的质量。
- 一种极低抖动的锁相环电路及锁相环模块-202211546452.0
- 吴洋;黄球军 - 成都芯矩阵科技有限公司
- 2022-12-05 - 2023-01-06 - H03L7/087
- 本发明涉及锁相环电路技术领域，尤其涉及一种极低抖动的锁相环电路及锁相环模块，其包括鉴频鉴相器；电荷泵；环路滤波器；共模反馈电路；压控振荡器；以及差分反馈路径，本公开通过将传统的单端转化为差分架构，同时引入共模反馈电路，可以有效进行高速通信系统中信号噪声的兼容，并且可以进行系统中的抖动处理，另外本公开进行压控振荡器的创新性均匀信号路径的配置布局，可以促使单元之间具有更均匀的信号路径，减少失配，从而辅助降低抖动。
- 具有并联相位检测电路的锁相环和操作锁相环的方法-202210509953.5
- 德米乔·切尔尼亚科;萨尔瓦托雷·莱万蒂诺;阿莱西奥·圣蒂乔利 - 英飞凌科技股份有限公司;米兰理工大学
- 2022-05-11 - 2022-11-22 - H03L7/087
- 公开了一种操作锁相环(PLL)的方法和锁相环。该方法包括：使用多个并联匹配的相位检测电路将参考信号的相位与时钟信号的相位进行比较，以提供多个相位检测信号，其中，多个并联匹配的相位检测电路中的每一个被配置成与输出特性具有相同的相位差；对多个相位检测信号之和进行滤波，以形成经滤波的相位检测信号；以及使用经滤波的相位检测信号来控制振荡器的频率，其中，振荡器被配置成提供时钟信号。
- 一种宽牵引范围的鉴频鉴相器-201910144990.9
- 吴建辉;李长波;李红 - 东南大学
- 2019-02-27 - 2022-11-18 - H03L7/087
- 本发明公开了一种宽牵引范围的鉴频鉴相器，包括：第一至第四触发器、第一至第四锁存器、第一异或门(X1)、第二异或门(X2)、第三异或门(X4)、第四异或门(X6)、第一反相器(X3)、第一同或门(X5)、第二同或门(X7)、第一或非门(X8)、第二或非门(X9)，其中第一至第四触发器的数据输入端分别与时钟clk0、clk45、clk90、clk135相连，且第一至第四触发器的时钟输入端均与输入数据data相连；第一或非门(X8)的输出端连至节点F
- 一种用于多输入的锁相环参考源切换方法及锁相环-202210677444.3
- 张煜;曾迎春;朱敏;温学斌;邓意峰;简和兵;李文龙;杨彩芳 - 成都金诺信高科技有限公司
- 2022-06-16 - 2022-10-11 - H03L7/087
- 本发明公开了一种用于多输入的锁相环参考源切换方法及锁相环，所述方法包括：鉴相器测量对应的参考源输出的参考源信号与本地标频信号的相位差；数字控制器根据相位差计算各个参考源信号与本地标频信号的频率差；数字控制器根据频率差的标准差对所有参考源信号进行优先级排序；数字控制器选择优先级最高的参考信号源作为当前信号源，并将其余所有参考信号源作为备用信号源；数字控制器在检测到当前参考源信号发生瞬变时将锁相环的当前信号源切换为备用信号源中优先级最高的参考信号源，并对切换后的当前信号源进行频率和相位补偿。本发明在锁相环的信号源发生瞬变时进行信号源的切换，使得锁相环的输出信号依然保持原有的频率和相位。
- 基于内嵌时钟位的时钟CDR电路及控制装置-201810441738.X
- 杨楠;谢文刚;赵鹏;宋阳;韩文涛;吴俊宏 - 深圳市国微电子有限公司
- 2018-05-10 - 2022-09-30 - H03L7/087
- 本发明属于电子电路技术领域，提供了基于内嵌时钟位的时钟CDR电路及控制装置，通过在分频器进行分频动作的情形下，对内嵌时钟串行数据与压控振荡器阵列输出的反馈信号进行鉴频鉴相，并检测到内嵌时钟串行数据的频率/相位与反馈信号的频率/相位的差值超过预设阈值时，输出控制信号以驱动第一电荷泵和第二电荷泵启动，使得对压控振荡器阵列提供初始电压并且进行频率转换，进而通过多沿采样模块将并行数据输出，由此无需额外增加参考频率信号线即可实现数据时钟恢复，降低了系统成本，同时确保CDR不会被锁定在谐波处，解决了现有的时钟CDR线路技术存在着需要额外增加参考频率信号线，导致线路繁乱以及增加系统成本的问题。
- 具有不稳定的基准时钟的调幅信号的反馈暂停控制的射频载波跟踪-202111025514.9
- 艾哈迈德·赛义德·阿巴斯·梅塔韦 - 深圳市汇顶科技股份有限公司
- 2021-09-02 - 2022-09-27 - H03L7/087
- 描述了用于在不稳定的基准时钟环境中，对调幅信号进行射频载波的准确跟踪的技术。例如，一些实施例在用于近场通信卡模拟模式的设备中的时钟电路的上下文中运行。时钟电路试图通过跟踪时钟基准，例如RF载波，来生成内部时钟信号。在某些情况下，时钟基准可能会在一段时间不可预测地变得不可靠，在此期间，持续跟踪不可靠的时钟基准和/或不合适的重新获取可以在生成的内部时钟信号中产生明显的频率和相位误差。一些实施例利用限时来实现相位差量检测，以限制内部时钟信号中的在跟踪不可靠的时钟基准时引入的此类误差的大小。其他实施例提供了反馈暂停控制，以强制进行合适的时钟基准重新获取。这种FPC还可以利用限时的相位检测来实现。
- 一种多环路的锁相环电路及电路板组件-202111627292.8
- 史明甫;许长喜;杨锦城 - 宁波奥拉半导体股份有限公司
- 2021-12-28 - 2022-09-09 - H03L7/087
- 本发明实施例涉及电子电路领域，公开了一种多环路的锁相环电路及电路板组件。电路包括：N个鉴相模块、选择器、电荷泵、滤波器、压控振荡器、状态模块、N个分频器，其中，N为大于1的整数。本实施例中，在状态模块接收到触发信号时，若参考时钟信号和分频器输入的反馈信号之间的相位误差在预设允许误差内，则根据需要控制选择器切换输出的信号；若相位误差不在预设允许误差内，则先通过调节分频器的分频比来减小相位误差，直至相位误差在预设允许误差内后，再控制选择器切换输出的信号，以减小切换器切换输出的信号时压控振荡器接收的调节电压的变化幅度，进而减小压控振荡器的输出相位的变化幅度，有效提高了数据通讯功能的稳定性。
- 频率锁定错误检测电路、频率锁定错误检测方法和显示驱动电路-202110216818.7
- 黄宏裕;戴硕辉;张书铭 - 奇景光电股份有限公司
- 2021-02-26 - 2022-08-30 - H03L7/087
- 本发明涉及一种频率锁定错误检测电路，包括比较单元和控制单元。比较单元用于对共模电压信号与第一参考电压信号和第二参考电压信号进行比较，以产生比较结果，其中共模电压信号对应由时序控制器输出的差动信号对。控制单元用于依据比较结果，决定是否重设耦接时序控制器的时钟数据恢复电路。本发明实施例的频率锁定错误检测电路可以检测时钟数据恢复电路锁定的频率是否错误，并在检测到频率锁定错误时重设时钟数据恢复电路，避免因频率锁定错误而产生的错误的恢复时钟信号和恢复数据信号。
- 专利分类
