[发明专利]校准参考电阻器的电阻式存储器装置在审
申请号: | 201910392798.1 | 申请日: | 2019-05-13 |
公开(公告)号: | CN110491431A | 公开(公告)日: | 2019-11-22 |
发明(设计)人: | 阿图尔·安东尼杨;郑铉泽 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | G11C13/00 | 分类号: | G11C13/00 |
代理公司: | 11286 北京铭硕知识产权代理有限公司 | 代理人: | 尹淑梅;刘灿强<国际申请>=<国际公布> |
地址: | 韩国京畿*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 公开了一种校准参考电阻器的电阻式存储器装置。被配置为校准参考电阻器的电阻式存储器装置包括:校准电阻器电路,包括校准电阻器;第一参考电阻器;第一感测放大器,被配置为将输入电流进行比较;第一开关组,包括多个开关;以及控制器,被配置为控制第一开关组以允许第一感测放大器在读取操作期间将经过第一参考电阻器的第一参考电流与经过第一存储器单元的第一读取电流进行比较,并在校准操作期间将第一参考电流与经过校准电阻器的第一校准电流进行比较。在读取操作期间的第一参考电流的路径与在校准操作期间的第一参考电流的路径不同。 | ||
搜索关键词: | 校准 参考电阻器 参考电流 电阻式存储器装置 读取操作期间 感测放大器 操作期间 第一开关 电阻器 配置 存储器单元 电阻器电路 读取电流 输入电流 校准电流 控制器 | ||
【主权项】:
1.一种被配置为校准参考电阻器的电阻式存储器装置,所述电阻式存储器装置包括:/n校准电阻器电路,包括校准电阻器;/n第一参考电阻器;/n第一感测放大器,被配置为将输入的电流进行比较;/n第一开关组,包括多个开关;以及/n控制器,被配置为:控制第一开关组以允许第一感测放大器在读取操作期间将经过第一参考电阻器的第一参考电流与经过第一存储器单元的第一读取电流进行比较,并在校准操作期间将第一参考电流与经过校准电阻器的第一校准电流进行比较,/n其中,在读取操作期间的第一参考电流的路径与在校准操作期间的第一参考电流的路径不同。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910392798.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 一种低功耗的相变存储器初始化操作方法-201911056869.7
- 王玉婵;袁素真;王玉菡;张文霞;王斌;陈伟中;王振 - 重庆邮电大学
- 2019-10-31 - 2020-02-14 - G11C13/00
- 本发明涉及一种低功耗的相变存储器初始化操作方法,属于微纳米电子技术领域,在进行常规操作前,先施加一个大幅度的RESET操作脉冲,使得相变材料内部形成较大的非晶区域,再通过SET操作将此非晶区域完全转换为立方(FCC)晶粒区域,从而有效改善相变存储单元内部的晶粒分布,降低后续写操作电流,从而降低整个单元的操作功耗。
- 一种信号处理电路-201580073259.1
- 张以德;曾志刚;朱一东;曹明富;赵俊峰 - 华为技术有限公司
- 2015-06-02 - 2020-02-14 - G11C13/00
- 一种电路(100),其包括的阻变存储器(102)的第一端(108)为电路(100)的第一端,阻变存储器的第二端(116)分别连接到第一开关器件(104)的第一端(118)与第二开关器件(106)的第一端(120),其中,阻变存储器(102)的阈值电压为U;第一开关器件(104)的第二端(112)为电路的第二端;第二开关器件(106)的第二端为电路的第三端(110);第一开关器件(104)还包括第一控制端(114),第二开关器件(106)还包括第二控制端(122),第一控制端(114)和所述第二控制端(122)用于在导通第一开关器件(104)时断开第二开关器件(106),或者在断开第一开关器件(104)时导通第二开关器件(106),实现了灵活控制阻变存储器(102)的工作状态。
- 半导体装置与其补偿方法-201610879449.9
- 李明修 - 旺宏电子股份有限公司
- 2016-10-09 - 2020-02-11 - G11C13/00
- 本发明公开了一种半导体装置,包括:一物理参数感应电路,用以感应一物理参数的一变化;一施加参数产生电路,耦接至该物理参数感应电路,用以根据一转移函数,从该物理参数的该变化来调整一施加参数,该转移函数定义该物理参数与该施加参数之间的关系;以及一主电路,耦接至该施加参数产生电路,该施加参数产生电路所产生的该施加参数用以补偿该物理参数的该变化对该主电路的操作所造成的影响。
- 电阻式记忆胞的写入方法及电阻式内存-201610277668.X
- 陈达 - 华邦电子股份有限公司
- 2016-04-28 - 2020-02-07 - G11C13/00
- 本发明提供一种电阻式记忆胞的写入方法及电阻式内存。此写入方法提供重置信号组至电阻式记忆胞以进行写入操作。检测电阻式记忆胞的电流以判断此电阻式记忆胞是否完成写入操作。当此电阻式记忆胞并未完成写入操作时,判断此电阻式记忆胞中丝状导电路径的宽度是否窄化。当此电阻式记忆胞中丝状导电路径的宽度已窄化时,降低此重置信号组中电阻式记忆胞的字符线电压。本发明提供的写入方法是藉由逐次降低电阻式记忆胞的字符线电压的方式来延展重置操作的电压窗口,减少电阻式记忆胞因输入电压过高而发生互补切换现象的机率。
- 存储器及电子设备-201921044013.3
- 张君宇;刘璟;吕杭炳;张锋;刘明 - 中国科学院微电子研究所
- 2019-07-05 - 2020-01-21 - G11C13/00
- 本实用新型实施例涉及半导体技术领域,具体而言,涉及一种存储器及电子设备。该存储器包括主阵列、第一设定阵列和第二设定阵列,其中,第一设定阵列和第二设定阵列分别设置于第一设定区域和第二设定区域,如此,能够使得第一设定阵列和第二设定阵列靠近主阵列,使得第一设定阵列、第二设定阵列和主阵列位于同一物理存储区域中,无需为第一设定阵列和第二设定阵列单独划分物理存储区域,从而使得第一设定阵列和第二设定阵列能够与主阵列共享译码器和读取电路,无需为第一设定阵列和第二设定阵列单独配置译码器和读取电路,减少了电路复杂度和芯片面积,充分利用了有限的芯片资源,从而减少了阻变存储器的制造成本。
- 形成和操作使用相关电子材料(CEM)的存储器器件-201880033755.8
- 格伦·阿诺德·罗森代尔;卢西恩·斯弗恩 - ARM有限公司
- 2018-05-30 - 2020-01-17 - G11C13/00
- 本技术通常涉及相关电子材料(CEM)器件的制造,该相关电子材料器件用于例如从电阻存储元件读取或对电阻式存储器元件写入。在实施例中,通过限制流过CEM器件的电流,CEM器件可以在不存在莫特转变和/或类莫特转变的情况下以引起CEM器件的对称类二极管操作的方式进行操作。
- 用于存储器单元应用的选择装置-201580055872.0
- 戴维·H·威尔士;克里斯托弗·D·卡登;肯纳·欧诺 - 美光科技公司
- 2015-10-12 - 2020-01-17 - G11C13/00
- 本发明包含选择装置及将选择装置用于存储器单元应用的方法。实例性选择装置包含:第一电极,其具有特定几何形状;半导体材料,其形成于所述第一电极上;及第二电极,其具有所述特定几何形状并形成于所述半导体材料上,其中所述选择装置经配置以响应于施加到所述选择装置的信号而在电阻状态之间快动。
- 存储器控制设备和包括该设备的存储器系统-201910516449.6
- 郑溟随;朴圭煐 - 忆锐公司;延世大学校产学协力团
- 2019-06-14 - 2020-01-07 - G11C13/00
- 本发明公开了存储器控制设备和包括该设备的存储器系统。提供了一种包括存储器子系统和存储器控制器的存储器系统。存储器子系统包括由相变存储器实现的多个第一存储器模块和由写入速度比相变存储器更快的存储器实现的第二存储器模块。存储器控制器从原始数据被分成的多个子数据生成非阻塞代码,将非阻塞代码写入第二存储器模块,将多个子数据分别写入多个第一存储器模块,并且根据读取请求,在预定条件下,根据从多个第一存储器模块中的一些存储器模块读取的多个子数据中的一些子数据和从第二存储器读取的非阻塞代码来重建原始数据。
- 存储器装置及其操作方法-201910575237.5
- 威凯特玛娜·安格萨尼;林智薰 - 三星电子株式会社
- 2019-06-28 - 2020-01-07 - G11C13/00
- 公开存储器装置及其操作方法。所述存储器装置可包括:存储器单元阵列,包括多个存储器单元;补偿电阻器,电连接到存储器单元阵列。补偿电阻器可生成单元电流,其中,单元电流补偿与所述多个存储器单元中的至少一个存储器单元连接的信号线的寄生电阻器中生成的电压降。补偿电路可在接收到与存储器单元对应的地址时控制补偿电阻器的电阻的大小。补偿电路可基于将补偿电阻器的电阻的大小调节为基本等于寄生电阻器的电阻值来增大单元电流的大小。
- 半导体系统及其操作方法-201910520912.4
- 姜奭准;朴镇寿;严浩锡 - 爱思开海力士有限公司
- 2019-06-17 - 2020-01-03 - G11C13/00
- 半导体系统及其操作方法。一种半导体系统可包括存储控制器和非易失性存储器设备。存储控制器可通过测量非易失性存储器设备的断电时间来生成恢复命令信号。非易失性存储器设备可基于恢复命令信号执行漂移恢复操作。
- 一种基于RRAM忆阻器单元的集合模块及其形成方法-201910742298.6
- 李琛;段杰斌;郭令仪 - 上海集成电路研发中心有限公司
- 2019-08-09 - 2019-12-27 - G11C13/00
- 一种基于RRAM忆阻器单元的集合模块及其形成方法,该模块包括:用于存储权重值的N个RRAM忆阻器单元和权重生成单元,所述N个RRAM忆阻器单元中包括M个可变RRAM忆阻器单元;每一个所述可变RRAM忆阻器单元包括一个没有写入权重值的原始RRAM忆阻器、一个控制晶体管、激励电压产生器和输出端;其中,所述N和M为大于等于2的正整数,M为小于等于N;当所述权重生成单元确定好每一个所述可变RRAM忆阻器单元所需存储的权重值时,所述激励电压产生器产生相应于所述权重值的电压,通过所述控制晶体管对每一个所述可变RRAM忆阻器单元输入固定的权重值,以形成所述N个RRAM忆阻器单元的整套权重值组合。
- 控制在编程操作期间通过相关电子开关元件的电流-201880030396.0
- 姆迪特·巴尔加瓦;格伦·阿诺德·罗森代尔;阿克舍·库马尔;皮尤什·阿加瓦尔;施德哈尔萨·达斯 - ARM有限公司
- 2018-05-04 - 2019-12-27 - G11C13/00
- 本公开总体涉及相关电子开关元件,并且更具体地,涉及控制在编程操作期间通过相关电子开关元件的电流。
- 包括补偿电路的电阻式存储设备-201910509414.X
- V.甘加萨尼 - 三星电子株式会社
- 2019-06-13 - 2019-12-24 - G11C13/00
- 一种存储设备,包括:存储单元阵列,多个位线,补偿电路,保持电路和控制逻辑电路。存储单元阵列包括多个存储单元。每个位线连接到至少一个存储单元。在位线中,预定电压被施加到连接到选择存储单元的选择位线。补偿电路包括采样电路,该采样电路通过感测施加到多个存储单元中的未选择存储单元的漏电流来生成采样值。保持电路基于采样值来补偿施加到选择位线的电压。控制逻辑电路输出控制采样电路的启用的采样启用信号和控制保持电路的启用的保持启用信号。
- 非易失存储器灵敏放大器及相变存储器-201920990164.1
- 雷宇;陈后鹏;宋志棠 - 中国科学院上海微系统与信息技术研究所
- 2019-06-26 - 2019-12-24 - G11C13/00
- 本实用新型提供一种非易失存储器灵敏放大器及相变存储器,包括:控制模块,产生第一控制信号及第二控制信号;低功耗模块,在外部使能信号失效时关闭比较模块;第一读取电压模块,在外部使能信号起效时读取被选中存储单元的读取电流并转化为第一读取电压;比较模块,接收第一读参考电压,在外部使能信号起效时将第一读取电压与第一读参考电压比较进而得到读出电压信号;低功耗匹配模块连接寄生匹配模块,用于对低功耗模块进行电压匹配,抵消比较模块中晶体管栅极的寄生效应。本实用新型的低功耗匹配模块拓扑结构、尺寸都与低功耗模块相同,寄生匹配模块中晶体管源、漏电压与比较模块中相同,因此对寄生电容的充电时间也相同,提高了读取速度。
- 针对相关电子开关元件的位线感测-201880030248.9
- 皮尤什·阿加瓦尔;舒鲁蒂·阿加瓦尔;姆迪特·巴尔加瓦;阿克舍·库马尔 - ARM有限公司
- 2018-05-04 - 2019-12-24 - G11C13/00
- 本技术总体涉及相关电子开关元件,并且更具体地,可以涉及感测相关电子开关元件的阻抗状态。
- 用于相关电子开关(CES)器件操作的方法、系统和设备-201880030333.5
- 姆迪特·巴尔加瓦;格伦·阿诺德·罗森代尔 - ARM有限公司
- 2018-05-10 - 2019-12-24 - G11C13/00
- 本技术总体涉及用于操作相关电子开关(CES)器件的方法、系统和设备。在一个实施例中,通过控制施加到非易失性存储器器件的端子的电流和电压,能够在写入操作中将CES器件置于多个阻抗状态中的任一阻抗状态中。在一个实施方式中,CES器件可以被置于高阻抗或绝缘状态中或者两个或更多个可区分的低阻抗或导电状态中。
- 存储器装置和控制存储器装置的方法-201880031274.3
- 森阳太郎;北川真;奥野润;寺田晴彦 - 索尼半导体解决方案公司
- 2018-05-11 - 2019-12-24 - G11C13/00
- 根据一个实施例的存储器器件包括存储器单元。该存储器单元包括:可变电阻元件和选择元件,所述可变电阻元件的电阻状态在第一电阻状态和第二电阻状态之间改变。存储器器件还提供有驱动电路,该驱动电路通过改变可变电阻元件的状态来将数据写入存储器单元以及从存储器单元擦除数据。当擦除数据时,驱动电路以步进的方式改变施加到存储器单元的电压,并且以步进的方式改变电流限制值,该电流限制值限制流入存储器单元的电流的大小。
- 用于运行电子的忆阻性的元器件的方法-201780022491.1
- 海德马里·施密特;李克峰;伊洛娜·斯科鲁帕;杜楠 - 赫姆霍兹-森德拉姆德雷斯顿-罗森多夫研究中心
- 2017-04-03 - 2019-12-24 - G11C13/00
- 本发明涉及一种电子忆阻性的元器件,它具有能互补地模拟地重构的忆阻性的双向的电阻开关。该元器件具有忆阻性的涂层排列,其具有BFTO/BFO/BFTO三层涂层和两个电极。钛阱布置在BFTO边界涂层中。通过活动的氧空位,在电极的相对忆阻性的涂层排列的边界涂层上灵活地构造出势垒。通过施加电压脉冲,使得氧空位能够从相对第一电极的边界涂层移动到相对第二电极的边界涂层中,其中,在一个电极上的势垒的提升导致在另一电极上的势垒互补地降低。根据本发明的用于运行元器件的方法提出了匹配的写入过程,其借助写入脉冲序列的叠加来实现对互补的阻态的状态对的设定。与匹配的极性的读取脉冲相结合,元器件可以进行模糊逻辑,并且可以作为具有用于互补学习的所有四个学习曲线的实现方案的人工突触来运行。还提出了根据本发明运行的元器件的多种应用可能性。
- 用于补偿关闭单元的电流的存储器设备及其操作方法-201910500204.4
- V.冈加萨尼;金武星;罗太熙;辛埈昊 - 三星电子株式会社
- 2019-06-11 - 2019-12-20 - G11C13/00
- 提供了用于补偿关闭单元的电流的存储器设备及其操作方法。一种存储器设备,包括:存储器单元阵列,存储器单元阵列包括布置在多个字线和多个位线相交的点处的多个存储器单元;读出放大器,被配置为在存储器设备的读取操作模式中放大连接到多个存储器单元中的选择的存储器单元的选择的字线的电压与参考电压之间的电压差值;和漏电流补偿电路,被连接到选择的存储器单元与读出放大器之间的选择的字线路径并且被配置为在读取操作模式中补偿由连接到选择的字线的未选择的存储器单元生成的总漏电流。
- 均衡存储器件的误码率的方法-201910423205.3
- 吴银珠;金武星;金暎植;李墉焌;李正浩 - 三星电子株式会社
- 2019-05-21 - 2019-12-17 - G11C13/00
- 提供了一种存储器件的误码率均衡方法。当将包括信息数据和所述信息数据的奇偶校验位的码字写入存储器单元阵列时,所述存储器件根据存储器单元的电阻分布特性选择性地执行纠错码(ECC)交织操作。在根据一个示例的ECC交织操作中,包括信息数据的ECC扇区被划分为第一ECC子扇区和第二ECC子扇区,所述第一ECC子扇区被写入具有高误码率(BER)的第一存储区域的存储器单元,并且第二ECC子扇区被写入具有低BER的第二存储区域的存储器单元。
- 阻变式存储器的操作电路及操作方法-201910715383.3
- 黄鹏;张逸舟;冯玉林;康晋锋;刘晓彦;刘力锋 - 北京大学
- 2019-08-02 - 2019-12-03 - G11C13/00
- 本发明公开了一种阻变式存储器的操作电路及操作方法,操作电路包括至少一电容,串联于一阻变式存储器,使该阻变式存储器通过该电容接地。操作方法是串联至少一电容于一阻变式存储器,使该阻变式存储器通过该电容接地;施加成形或设定脉冲电压于该阻变式存储器,实现对该阻变式存储器的成形或设定操作。本发明通过在每个RRAM的底电极端串联一个电容,使该RRAM通过该电容接地,进而能够实现快速、低功耗的RRAM阵列的批量成形或设定过程,加速RRAM阵列成形或设定过程,减小成形或设定过程中的能耗,并提升成形或设定后的RRAM器件性能。
- 校准参考电阻器的电阻式存储器装置-201910392798.1
- 阿图尔·安东尼杨;郑铉泽 - 三星电子株式会社
- 2019-05-13 - 2019-11-22 - G11C13/00
- 公开了一种校准参考电阻器的电阻式存储器装置。被配置为校准参考电阻器的电阻式存储器装置包括:校准电阻器电路,包括校准电阻器;第一参考电阻器;第一感测放大器,被配置为将输入电流进行比较;第一开关组,包括多个开关;以及控制器,被配置为控制第一开关组以允许第一感测放大器在读取操作期间将经过第一参考电阻器的第一参考电流与经过第一存储器单元的第一读取电流进行比较,并在校准操作期间将第一参考电流与经过校准电阻器的第一校准电流进行比较。在读取操作期间的第一参考电流的路径与在校准操作期间的第一参考电流的路径不同。
- 包括参考单元的电阻式存储器装置-201811484691.1
- 阿图尔·安东尼杨 - 三星电子株式会社
- 2018-12-06 - 2019-11-19 - G11C13/00
- 提供一种电阻式存储器装置,该电阻式存储器装置包括:多条字线;多个参考单元;多个第一电阻式存储器单元;多个第二电阻式存储器单元,保持在截止状态;读取电路,配置为在第一电阻式存储器单元中的一个被选择为执行读取操作时,将第一读取电流提供至第一电阻式存储器单元并将第二读取电流提供至参考单元;以及补偿电路,配置为基于来自第二电阻式存储器单元的第一漏电流将补偿电流提供至参考单元,以补偿由未被选择的第一电阻式存储器单元产生的第二漏电流。每个参考单元连接至字线中的一条,第一电阻存储器单元中的每个连接至字线中的一条。
- 一种阻类存储器预放大灵敏放大电路-201920611957.8
- 刘金陈;张一平;王子欧 - 苏州大学
- 2019-04-30 - 2019-11-15 - G11C13/00
- 本实用新型公开了一种阻类存储器预放大灵敏放大电路,通过将第一反相器和第二反相器组成放大器锁存结构,其中,第一传输门的输入端连接到第一位线BL,第一传输门的输出端分别连接到第一反相器的输出端和第二反相器的输入端,第二传输门的输入端连接到第二位线BLB,第二传输门的输出端分别连接到第一反相器的输入端和第二反相器的输出端;NMOS管MN3的源极分别连接到第一反相器的接地端和第二反相器的接地端,NMOS管MN3的漏极接地,NMOS管MN3的栅极连接到第三反相器输出端的使能信号Venb,反相器的输入端接使能信号Ven;第一传输门和第二传输门均由使能信号Ven和Venb进行控制。本实用新型能够有效增加阻类存储器灵敏放大的预放大能力。
- 存储器单元开关装置-201880021813.5
- 保田周一郎;对马朋人 - 索尼公司
- 2018-03-19 - 2019-11-15 - G11C13/00
- 提供了具有多个存储器单元的存储器结构,每个存储器单元包括与开关装置结合的存储器装置。每个单元的存储器装置和开关装置串联连接,并且至少包括第一电极和第二电极。第一电极具有相对较高的电阻,以在存储器装置的操作期间提供减少的突然爆发电流。具有相对较高的电阻的第一电极可包含TiAlN或完全由TiAlN组成。
- 专利分类