[发明专利]动态随机存储器的晶体管闩锁预防系统在审

专利信息
申请号: 201910274706.X 申请日: 2019-04-08
公开(公告)号: CN110060720A 公开(公告)日: 2019-07-26
发明(设计)人: 吴君;张学渊;朱光伟 申请(专利权)人: 苏州汇峰微电子有限公司
主分类号: G11C11/4078 分类号: G11C11/4078;H03K19/003
代理公司: 苏州广恒知识产权代理事务所(普通合伙) 32334 代理人: 张利强
地址: 215000 江苏省苏州市苏州工业园*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种动态随机存储器的晶体管闩锁预防系统,包括上电电路、第一上电驱动器以及第二上电驱动器,所述的上电电路产生多个上电信号,包括第一上电信号,第二上电信号和第三上电信号,所述的第一上电驱动器将第一电压信号驱动到晶体管的阱端,作为一个或多个上电信号,所述的第二上电驱动器将第二电压信号发送到晶体管的漏极,作为一个或多个上电信号,其中所述的第一上电信号大于第二上电信号。通过上述,本发明提供的动态随机存储器的晶体管闩锁预防系统,确保第一电压信号在任何时候都等于或大于第二电压信号(包括在各自存储器的上电、待机、激活使用、断电等情况下),以防止晶体管的闩锁效应。
搜索关键词: 上电信号 晶体管 驱动器 上电 电压信号 动态随机存储器 预防系统 闩锁 上电电路 存储器 闩锁效应 待机 漏极 断电 激活 驱动
【主权项】:
1.一种动态随机存储器的晶体管闩锁预防系统,其特征在于,包括上电电路、第一上电驱动器以及第二上电驱动器,所述的上电电路产生多个上电信号,包括第一上电信号,第二上电信号和第三上电信号,所述的第一上电驱动器将第一电压信号驱动到晶体管的阱端,作为一个或多个上电信号,所述的第二上电驱动器将第二电压信号发送到晶体管的漏极,作为一个或多个上电信号,其中所述的第一上电信号大于第二上电信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州汇峰微电子有限公司,未经苏州汇峰微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910274706.X/,转载请声明来源钻瓜专利网。

同类专利
  • 动态随机存储器的晶体管闩锁预防系统-201910274706.X
  • 吴君;张学渊;朱光伟 - 苏州汇峰微电子有限公司
  • 2019-04-08 - 2019-07-26 - G11C11/4078
  • 本发明公开了一种动态随机存储器的晶体管闩锁预防系统,包括上电电路、第一上电驱动器以及第二上电驱动器,所述的上电电路产生多个上电信号,包括第一上电信号,第二上电信号和第三上电信号,所述的第一上电驱动器将第一电压信号驱动到晶体管的阱端,作为一个或多个上电信号,所述的第二上电驱动器将第二电压信号发送到晶体管的漏极,作为一个或多个上电信号,其中所述的第一上电信号大于第二上电信号。通过上述,本发明提供的动态随机存储器的晶体管闩锁预防系统,确保第一电压信号在任何时候都等于或大于第二电压信号(包括在各自存储器的上电、待机、激活使用、断电等情况下),以防止晶体管的闩锁效应。
  • 一种方便测试的单元存储器-201910205601.9
  • 濮必得;殷和国;赵修金 - 济南德欧雅安全技术有限公司
  • 2019-03-19 - 2019-06-11 - G11C11/4078
  • 本发明提供了一种方便测试的单元存储器,包括:一个逻辑芯片以及一个或多个存储器芯片,并设置互联端子用于连接逻辑芯片以及存储器芯片,传导两者之间的电信号;所述存储器芯片中的至少一个为单元存储器CMEM;设置封装内的互联网络,提供多个导电路径,包括CMEM与逻辑芯片之间的DQ和/或DQS信号的电连接路径、CMEM和逻辑芯片之间的地址信号Ax的电连接路径、CMEM和逻辑芯片之间的命令信号/RAS、/CAS的电连接路径。本发明解决了现有技术中存储器芯片存在的设计成本、测试开发成本高以及低成品率的问题,实现降低生产成本。
  • ZQ校准电路的驱动电路-201820820975.2
  • 不公告发明人 - 长鑫存储技术有限公司
  • 2018-05-28 - 2018-12-04 - G11C11/4078
  • 本实用新型实施例公开了一种ZQ校准电路的驱动电路,ZQ校准电路用于对动态随机存取存储器的DQ端进行ZQ校准,包括:参考上拉电阻单元,与参考电阻在第一节点连接以向第一节点提供电压,用于确定参考上拉校准码;第一上拉电阻单元,与电源电压连接,第一上拉电阻单元接收参考上拉校准码,以确定第一上拉电阻单元的电阻;以及第一下拉电阻单元,接地,与第一上拉电阻单元在第二节点连接,以向第二节点提供电压,第一下拉电阻单元用于根据第一上拉电阻单元的电阻确定第一下拉校准码;第一上拉电阻单元和第一下拉电阻单元构成ZQ驱动模块,ZQ驱动模块与DQ端的驱动电路的布局相同,参考上拉电阻单元与第一上拉电阻单元的布局相同。
  • 一种DRAM锤压侦测电路-201720018353.3
  • 王正文;徐思龙 - 西安紫光国芯半导体有限公司
  • 2017-01-06 - 2017-08-22 - G11C11/4078
  • 本实用新型一种DRAM锤压侦测电路,提供可物理实现的侦测方案,电路结构简单,实际电路的设计成本低,保证DRAM数据存储的可靠性。其包括,串联移位寄存器链,用来移位锁存DRAM芯片内部激活指令的行地址A_i;输出地址锁存器,连接在串联移位寄存器链末端,用来锁存输出被锤压到的行地址A_o;匹配逻辑电路,输入端分别与输出地址锁存器和每一级移位寄存器输出连接,用于串联移位寄存器链的输出行地址与输出地址锁存器的行地址进行匹配比较;侦测逻辑电路,输入端与匹配逻辑电路的输出连接;侦测逻辑电路输出侦测信号,同时输出反馈信号控制移位寄存器和输出地址锁存器。
  • 一种DRAM锤压侦测电路及方法-201710010168.4
  • 王正文;徐思龙 - 西安紫光国芯半导体有限公司
  • 2017-01-06 - 2017-05-24 - G11C11/4078
  • 本发明一种DRAM锤压侦测电路,提供可物理实现的侦测方案,电路结构简单,实际电路的设计成本低,保证DRAM数据存储的可靠性。其包括,串联移位寄存器链,用来移位锁存DRAM芯片内部激活指令的行地址A_i;输出地址锁存器,连接在串联移位寄存器链末端,用来锁存输出被锤压到的行地址A_o;匹配逻辑电路,输入端分别与输出地址锁存器和每一级移位寄存器输出连接,用于串联移位寄存器链的输出行地址与输出地址锁存器的行地址进行匹配比较;侦测逻辑电路,输入端与匹配逻辑电路的输出连接;侦测逻辑电路输出侦测信号,同时输出反馈信号控制移位寄存器和输出地址锁存器。
  • 具有切断漏电流功能的数据处理设备的存储器模块-200910221718.2
  • 金锡一;韩愉根;徐承珍 - 三星电子株式会社
  • 2009-11-11 - 2010-08-11 - G11C11/4078
  • 一种具有切断漏电流功能的数据处理设备的存储器模块。数据处理设备的存储器模块包括:片内终结器电路,被设置在半导体存储装置中,并且包括连接在上拉晶体管和下拉晶体管之间的上拉电阻器和下拉电阻器;数据遮蔽垫,被设置在模块板的接头区域;电流泄漏监控单元,从数据遮蔽垫接收接地状态信号,从半导体存储装置接收位配置信号,并在片内终结器开始模式下关闭上拉晶体管以切断片内终结器电路的上拉电阻器和数据遮蔽垫之间的电流路径。
  • 半导体存储器件及其驱动方法-200810167181.1
  • 尹锡彻 - 海力士半导体有限公司
  • 2008-09-28 - 2009-04-01 - G11C11/4078
  • 提供了半导体存储器件及其驱动方法。半导体存储器件包括:第一锁存器,响应于模式寄存器设置(MRS)命令脉冲来锁存由多位构成的MRS代码;代码控制器,响应于来自所述第一锁存器的输出信号中的预设位的代码值来生成控制信号;第二锁存器,响应于所述控制信号而选择性地锁存来自所述第一锁存器的输出信号;以及模式解码器,对来自所述第二锁存器的输出信号进行解码,以输出工作模式。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top