[发明专利]自定义浮点数及其计算方法和硬件结构在审
| 申请号： | 201910114677.0 | 申请日： | 2019-02-14 |
| 公开（公告）号： | CN109901814A | 公开（公告）日： | 2019-06-18 |
| 发明（设计）人： | 张煜祺;刘功申 | 申请（专利权）人： | 上海交通大学 |
| 主分类号： | G06F7/485 | 分类号： | G06F7/485;G06F7/487 |
| 代理公司： | 上海汉声知识产权代理有限公司 31236 | 代理人： | 庄文莉 |
| 地址： | 200240 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种具有共享指数的自定义浮点数，把基于32‑bit浮点数的神经网络模型压缩到8‑bit，大幅度压缩了模型的大小的同时降低运算操作复杂度。在自定义的浮点数运算中，采用的是整数乘法和加法运算。与32‑bit浮点数乘法相比，自定义浮点数的乘法运算节省了17倍的能量消耗，30倍芯片面积；加法运算节省28倍能量消耗，116倍芯片面积。在全连接层的网络参数中，传输到片外存储器的数据所需的内存带宽减少了4倍。自定义浮点数有助于在片上缓冲器中保持4倍以上的参数。在硬件实现中，结合8‑bit的自定义浮点数与乘法器封装结构，实现在运算单元CU上运算增快整个神经网络的运行速度和吞吐量。 | ||
| 搜索关键词： | 浮点数 自定义 加法运算 能量消耗 运算 缓冲器 神经网络模型 芯片 片外存储器 压缩 乘法运算 封装结构 内存带宽 神经网络 网络参数 硬件结构 硬件实现 运算操作 运算单元 整数乘法 乘法器 复杂度 连接层 乘法 吞吐量 传输 共享 | ||
【主权项】：
1.一种自定义浮点数，其特征在于，主要由整数部分和共享指数组成，整数部分主要由1位符号位和Z‑1位尾数位组成，Z表示整数部分的位数，共享指数是8位，共享指数的位宽和单精度浮点数相同。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海交通大学，未经上海交通大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910114677.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种浮点运算装置及方法
- 下一篇：基于阻变存储器的并行逻辑门及乘法器
- 同类专利
- 自定义浮点数及其计算方法和硬件结构-201910114677.0
- 张煜祺;刘功申 - 上海交通大学
- 2019-02-14 - 2019-06-18 - G06F7/485
- 本发明提供了一种具有共享指数的自定义浮点数，把基于32‑bit浮点数的神经网络模型压缩到8‑bit，大幅度压缩了模型的大小的同时降低运算操作复杂度。在自定义的浮点数运算中，采用的是整数乘法和加法运算。与32‑bit浮点数乘法相比，自定义浮点数的乘法运算节省了17倍的能量消耗，30倍芯片面积；加法运算节省28倍能量消耗，116倍芯片面积。在全连接层的网络参数中，传输到片外存储器的数据所需的内存带宽减少了4倍。自定义浮点数有助于在片上缓冲器中保持4倍以上的参数。在硬件实现中，结合8‑bit的自定义浮点数与乘法器封装结构，实现在运算单元CU上运算增快整个神经网络的运行速度和吞吐量。
- 一种小数加法结果圆整方法与装置-201710050227.0
- 周沈刚;李任伟 - 青岛专用集成电路设计工程技术研究中心
- 2017-01-23 - 2019-04-23 - G06F7/485
- 本发明提供一种小数加法结果圆整方法，包括以下步骤：定义加法器参数，根据加法器输入操作数设定进位传递因子、进位产生因子和进位取消因子，利用进位传递因子和进位取消因子判断计算低位部分处理结果，利用进位传递因子和进位产生因子判断计算高位部分处理结果，得到圆整输出。同时公开了一种小数加法结果圆整装置。本发明通过将低位计算和高位进位预测两个部分独立出来进行处理，可以代替现有技术中小数加法结果采用两个独立加法器计算的方式，经过测试，可以有效地提高现有技术中计算效率，而且在浮点乘法器或定点小数操作中，本发明所提供的方法可以更快速的对低位结果进行判断，以更快的开始后续操作。
- 具有次正规支持的浮点加法器电路-201810923369.8
- M·朗哈默尔;B·帕斯卡 - 英特尔公司
- 2018-08-14 - 2019-03-22 - G06F7/485
- 一种集成电路可以包括浮点加法器。所述加法器可以使用具有近路径和远路径的双路径加法器架构来实施。所述近路径可以包括前导零预测器(LZA)、用于将指数值与LZA计数进行比较的比较电路、以及用于处理次正规数的相关联电路。所述远路径可以包括用于计算所接收的指数值与最小指数值之间的差的减法电路、用于并行地将远较大尾数值和远较小尾数值移位的至少两个移位器、以及用于处理次正规数的相关联电路。所述加法器可以被动态配置为支持在输入和输出处处理FP16的第一模式、处理经修改的FP16’输入的第二模式、以及在输入和输出处处理FP16’的第三模式。
- 基于异步控制的浮点数加法器和浮点数的相加方法-201811178251.3
- 何安平;李鹏飞;李双强 - 何安平;李鹏飞;李双强
- 2018-11-01 - 2019-02-15 - G06F7/485
- 本发明涉及一种基于异步控制的浮点数加法器和浮点数相加方法，该加法器包括:对接移位模块、加法模块、规格化移位模块和多个异步控制模块；其中，对接移位模块用于对多个浮点数进行预处理，以使得多个浮点数的阶码相同；加法模块用于对经过对接移位模块预处理的多个浮点数的小数部分进行相加，以得到初始计算结果；规格化移位模块用于对初始计算结果进行移位，以得到规格化的最终计算结果；多个异步控制模块分别对应连接对接移位模块、加法模块和规格化移位模块，用于控制对接移位模块、加法模块和规格化移位模块运行的逻辑顺序。本发明的浮点数加法器能够有效地降低浮点数加法器的运行功耗，并极大的提升了浮点数加法器的运算速度。
- 浮点加法器、通过浮点加法器执行的方法和信息处理系统-201410659121.7
- 埃里克·C·昆尼尔 - 三星电子株式会社
- 2014-11-18 - 2018-11-06 - G06F7/485
- 提供一种浮点加法器、通过浮点加法器执行的方法和信息处理系统。根据一个总体方面，一种设备可包括：浮点加法单元，包括Far路径电路、Close路径电路和最后结果选择器电路。Far路径电路可被构造为不管操作数或结果是否包括规格化数或非规格化数，基于两个浮点数的加法或减法来计算Far路径结果。Close路径电路可被构造为不管操作数或结果是否包括规格化数或非规格化数，基于两个浮点操作数的减法来计算Close路径结果。最后结果选择器电路可被构造为至少部分基于两个浮点操作数的指数部分的差的量在Far路径结果和Close路径结果之间进行选择。
- 浮点加法器-201210229706.6
- 卓恩·尼斯塔德 - ARM有限公司
- 2012-06-29 - 2017-04-12 - G06F7/485
- 本公开涉及一种浮点加法器。浮点加法器电路(16)，(18)，(20)被提供有远路径电路(18)和近路径电路(20)。远路径电路利用尾随零TZ的计数和输入操作数指数的差值来形成相应的后缀值，该后缀值与输入加数的尾数串接并且当被求和时用于生成代替传统被计算的粘滞位的进位。在近路径内，最小值电路(46)被用于计算在相减中产生的中间尾数的前导零计数与输入操作数指数值的较大值中的较低值，以使得被应用于中间尾数值的左移位不会由于所应用的去除前导零的左移位太大并且因此对应于不能被有效表示的指数，而产生无效的浮点结果。
- 一种高性能非精确浮点加法器及其应用方法-201410451869.8
- 刘伟强;王成华;钱亮宇 - 南京航空航天大学
- 2014-09-09 - 2014-12-24 - G06F7/485
- 本发明公开了一种高性能非精确浮点加法器及其应用方法，该非精确浮点加法器由非精确指数加法器、尾数交换单元、移位单元、非精确尾数加法器、符号逻辑单元、指数更新单元以及非精确规则化单元组成，所述非精确指数加法器和非精确尾数加法器的高位m比特为精确定点加法器、低位n比特为非精确定点加法器。在应用本发明时，非精确指数和尾数加法器中精确定点加法器的位数以及非精确定点加法器的位数需要通过软件仿真的方法确定。本发明可以接受符合IEEE754协议的各种精度的浮点数，是一种新型的高速、低功耗、小面积的浮点加法器，在嵌入式数字信号处理器领域具有广阔的应用前景。
- 具有浮点精度保持功能的浮点累加/累减运算方法-201210494197.X
- 倪晓强;邰强强;窦强;王永文;张承义;高军;孙彩霞;隋兵才;陈微;赵天磊;黄立波;王蕾 - 中国人民解放军国防科学技术大学
- 2012-11-28 - 2013-04-03 - G06F7/485
- 本发明公开了一种具有浮点精度保持功能的浮点累加/累减运算方法，实施步骤如下：1）扩充对阶寄存器、扩展结果寄存器、二进制加法器的宽度；将运算分解为浮点加/减法运算以及浮点累加/累减指令；2）执行浮点加/减法运算，将运算结果存储在扩展结果寄存器中，将运算结果进行规格化与舍入操作后写入目的浮点寄存器；3）执行浮点累加/累减指令，每一次执行浮点累加/累减指令时，从浮点寄存器文件中读出第一个操作数、从扩展结果寄存器中读取第二个操作数，然后返回执行步骤2）；在执行最后一个浮点累加/累减指令后，将目的浮点寄存器中的数据输出。本发明具有浮点运算精度高、硬件逻辑实现简单、应用范围广、使用灵活方便的优点。
- 加法器以及集成电路-201110008442.7
- 张镭;鲁竹琴;唐德明 - 上海丽恒光微电子科技有限公司
- 2011-01-14 - 2012-07-18 - G06F7/485
- 一种加法器、集成电路，所述加法器，包括：多个MEMS开关器件，所述多个MEMS开关器件连接起来实现加法功能。本发明的加法器的结构简单，可以节约成本。
- 多级浮点累加器-200780030329.0
- 杜云;于春;焦国方 - 高通股份有限公司
- 2007-08-17 - 2009-08-12 - G06F7/485
- 本发明提供一种多级浮点累加器，其包含至少两个级且能够以较高速度操作。在一种设计中，所述浮点累加器包含第一级和第二级。所述第一级包含三个操作数对准单元、两个多路复用器和三个锁存器。所述三个操作数对准单元对当前浮点值、前一浮点值和前一累加值进行操作。第一多路复用器将零或所述前一浮点值提供给第二操作数对准单元。第二多路复用器将零或所述前一累加值提供给第三操作数对准单元。所述三个锁存器耦合到所述三个操作数对准单元。所述第二级包含用以对由所述三个操作数对准单元产生的操作数求和的3操作数加法器、锁存器和后对准单元。
- 专利分类
