[发明专利]半导体存储器装置有效

专利信息
申请号: 201910084339.7 申请日: 2019-01-29
公开(公告)号: CN110232946B 公开(公告)日: 2023-06-16
发明(设计)人: 李贤义;柳慧承;尹元柱 申请(专利权)人: 三星电子株式会社
主分类号: G11C19/18 分类号: G11C19/18;G06F9/30
代理公司: 北京铭硕知识产权代理有限公司 11286 代理人: 尹淑梅;薛义丹
地址: 韩国京畿*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供了一种半导体存储器装置。所述半导体存储器装置包括:第一凸起,沿第一方向设置;第二凸起,沿第一方向与第一凸起平行地设置;第一寄存器,与第一凸起连接;以及第二寄存器,与第二凸起连接。第一寄存器和第二寄存器顺序地连接并且形成移位寄存器。
搜索关键词: 半导体 存储器 装置
【主权项】:
1.一种半导体存储器装置,所述半导体存储器装置包括:多个第一凸起,沿第一方向设置;多个第二凸起,沿第一方向与第一凸起平行地设置;多个第一寄存器,与第一凸起连接;以及多个第二寄存器,与第二凸起连接,其中,多个第一寄存器和多个第二寄存器顺序地连接并且形成移位寄存器。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910084339.7/,转载请声明来源钻瓜专利网。

同类专利
  • 用于amoled平板子像素的一位存储器电路-201811010589.8
  • 王磊 - 南京观海微电子有限公司
  • 2018-08-31 - 2023-10-20 - G11C19/18
  • 本发明公开了一种用于amoled平板子像素的一位存储器电路,该电路在现有一位存储器电路的基础上增加了辅助锁存电路和控制开关;控制开关用于控制辅助锁存电路的启用;在控制开关导通时,辅助锁存电路与现有一位存储器中的压控电流MOS管和发光二极管一同构成锁存器,用于对现有存储器电路中的电容上存储的电压进行锁存。本发明的一位存储器电路合理利用了现有电路中的元件,减少了实现锁存功能所需的额外元件;同时可以自由在低画质和高画质模式间切换,且在低画质模式画面不变的情况下,可以大幅降低系统功耗提升系统续航时间。
  • 半导体存储器装置-201910084339.7
  • 李贤义;柳慧承;尹元柱 - 三星电子株式会社
  • 2019-01-29 - 2023-06-16 - G11C19/18
  • 提供了一种半导体存储器装置。所述半导体存储器装置包括:第一凸起,沿第一方向设置;第二凸起,沿第一方向与第一凸起平行地设置;第一寄存器,与第一凸起连接;以及第二寄存器,与第二凸起连接。第一寄存器和第二寄存器顺序地连接并且形成移位寄存器。
  • 可移位存储器和操作可移位存储器的方法-202080049078.6
  • 巴巴克·穆罕默迪;H·帕布;R·梅尔拉吉 - 艾克斯安耐杰克有限公司
  • 2020-05-14 - 2022-02-25 - G11C19/18
  • 本公开涉及一种可移位存储器,包括:布置成行和列的多个存储器单元,其中,行的存储器单元互连,从而形成存储器单元链;至少一个第一串行输出数据端口;输出数据逻辑,其用于将存储器单元链中的任一个的输出连接到第一串行输出数据端口,或至少一个第一并行输出数据端口和至少一个读取移位寄存器,其被配置为串行地收集来自存储器单元链中的任一个的输出的串行输出数据;和/或至少一个第一串行输入数据端口;输入数据逻辑,其用于将第一串行输入数据端口连接到存储器单元链中的任一个的输入,或至少一个并行输入数据端口和至少一个写入移位寄存器,其用于将输入数据串行移位到存储器单元链中的任一个的输入;和控制器,其被配置为控制存储器单元链中的数据的移位,该控制器还被配置为控制输出数据逻辑和/或输入数据逻辑。本公开还涉及一种用于操作可移位存储器的方法。
  • 移位寄存器、数据格式转换电路和数据格式转换器-202110214556.0
  • 耿树佳;黄军恒 - 合肥芯谷微电子有限公司
  • 2021-02-25 - 2021-12-07 - G11C19/18
  • 本发明实施例公开了一种移位寄存器、数据格式转换电路和数据格式转换器。移位寄存器包括第一输出模块、第二输出模块、第一输出控制模块和第二输出控制模块;第一输出控制模块根据起始信号、时钟信号、第二起始信号端的信号和第一电位信号确定第一节点和第二节点的电位;第一输出模块在第一节点的和第二节点的电位的控制下,根据第一电位信号或第二电位信号确定第一输入端和第二输入端的信号;第二输出控制模块根据其第一输入端、第二输入端、第三输入端的信号和第一电位信号确定第三节点和第四节点的电位;第二输出模块在第三节点和第四节点的电位的控制下,根据第一电位信号或第二电位信号确定第一移位信号输出端和第二移位信号输出端的信号。
  • 比特级信元的阵列、复合推进存储器和计算机系统-201710169252.0
  • 中村维男;迈克尔·J·弗林 - 中村维男;迈克尔·J·弗林
  • 2013-02-13 - 2021-01-01 - G11C19/18
  • 比特级信元的阵列、复合推进存储器和计算机系统。一种适用于推进存储器的比特级信元的阵列,在所述阵列中与时钟信号同步地将一组字节大小或字大小的信息从所述推进存储器的输入侧朝着所述推进存储器块的输出侧逐步传送,所述比特级信元的阵列包括:第一比特级信元,其被配置为存储信号电荷;单元间信元,其被连接到所述第一比特级信元的输出端子;以及第二比特级信元,其被连接到所述单元间信元的输出端子,其中,所述单元间信元将所述信号电荷的存储状态在所述第一比特级信元和所述第二比特级信元之间隔离。
  • 自动复位位移寄存器-202020563425.4
  • 夏月石 - 夏月石
  • 2020-04-15 - 2020-09-22 - G11C19/18
  • 本实用新型公开了自动复位位移寄存器,包括三极管VT1、三极管VT2、CMOS反相器CM1、CMOS反相器CM2、直流电源、交流电源、与非门、SR锁存器;三极管VT2的集电极通讨CMOS反相器CM2输出之后与奇数锁存器的两个输出端Q端和端分别组成与非门;三极管VT1的集电极通过CMOS反相器CM1输出之后与偶数锁存器的两个输出端Q端和端分别组成与非门;信号输入端分成两组,一组经过非门,另一组不经过非门,这两组分别和三极管VT1、CMOS反相器CM1的输出端组成与非门;信号经过若干存储元电路后,最后一个SR锁存器的输出端Q端为信号输出端。本实用新型实现自动复位与位移,解决锁存器空翻问题。
  • 自动复位位移寄存器-202010294178.7
  • 夏月石 - 夏月石
  • 2020-04-15 - 2020-07-07 - G11C19/18
  • 本发明公开了自动复位位移寄存器,包括三极管VT1、三极管VT2、CMOS反相器CM1、CMOS反相器CM2、直流电源、交流电源、与非门、SR锁存器;三极管VT2的集电极通讨CMOS反相器CM2输出之后与奇数锁存器的两个输出端Q端和端分别组成与非门;三极管VT1的集电极通过CMOS反相器CM1输出之后与偶数锁存器的两个输出端Q端和端分别组成与非门;信号输入端分成两组,一组经过非门,另一组不经过非门,这两组分别和三极管VT1、CMOS反相器CM1的输出端组成与非门;信号经过若干存储元电路后,最后一个SR锁存器的输出端Q端为信号输出端。本发明实现自动复位与位移,解决锁存器空翻问题。
  • 行进存储器和计算机系统-201980003165.5
  • 中村维男;迈克尔·J·弗林 - 中村维男;迈克尔·J·弗林
  • 2019-01-23 - 2020-03-24 - G11C19/18
  • 一种行进存储器(31)包括周期交替的奇数列(U1、U2、……、Un‑1、Un)和偶数列(Ur1、Ur2、……、Urn‑1、Urn)的阵列。每个奇数列(U1、U2、……、Un‑1、Un)具有沿列方向排列的前级单元的序列,以存储字节大小或字大小的一组移动信息。每个偶数列(Ur1、Ur2、……、Urn‑1、Urn)具有沿着列方向排列的后级单元的序列,以存储该组移动信息,使得可以同步、逐步地、沿着垂直于列方向的方向传输该组移动信息。
  • 一种用于amoled平板子像素的一位存储器电路-201821420970.7
  • 王磊 - 南京观海微电子有限公司
  • 2018-08-31 - 2019-05-07 - G11C19/18
  • 本实用新型公开了一种用于amoled平板子像素的一位存储器电路,该电路在现有一位存储器电路的基础上增加了辅助锁存电路和控制开关;控制开关用于控制辅助锁存电路的启用;在控制开关导通时,辅助锁存电路与现有一位存储器中的压控电流MOS管和发光二极管一同构成锁存器,用于对现有存储器电路中的电容上存储的电压进行锁存。本实用新型的一位存储器电路合理利用了现有电路中的元件,减少了实现锁存功能所需的额外元件;同时可以自由在低画质和高画质模式间切换,且在低画质模式画面不变的情况下,可以大幅降低系统功耗提升系统续航时间。
  • 高速增压型信号传输开关-201810627146.7
  • 李晓蕴 - 广州领知信息技术有限公司
  • 2018-06-19 - 2018-11-06 - G11C19/18
  • 本发明属于集成电路设计技术领域,具体为一种高速增压型信号传输开关,包括:一个电荷传输MOSFET管S、一个栅压自举增压电路、第一NMOS管M1、第二NMOS管M2、第一PMOS管M3、第一电容C1和第二电容C2。其优点是:本发明所提供的高速增压型信号传输开关,克服了现有信号传输开关中信号摆幅受限的问题,可以广泛应用于各类信号处理电路中。
  • 移位寄存器及其电压调整电路与电压调整方法-201210284839.3
  • 詹建廷;张崇霖;李国胜 - 瀚宇彩晶股份有限公司
  • 2012-08-10 - 2014-02-12 - G11C19/18
  • 本发明公开一种移位寄存器及其电压调整电路与电压调整方法。电压调整电路包含第一输入端、第二输入端、晶体管、第一电容、第二电容及输出端。第一输入端接收第二时脉信号。第二输入端接收第四时脉信号。晶体管具有源极、汲极及闸极。源极耦接于接地端且闸极耦接于第二输入端。第一电容耦接于晶体管的汲极与第一输入端之间。第二电容的一端耦接于第一电容与晶体管的汲极之间且另一端耦接于第二输入端与晶体管的闸极之间。输出端耦接于第一电容与晶体管的汲极之间,以输出调整后电压。
  • 移位寄存器电路-200680009086.8
  • S·C·迪恩 - 皇家飞利浦电子股份有限公司
  • 2006-03-20 - 2008-03-19 - G11C19/18
  • 移位寄存器电路的每一级包括:连接到前级的输出的第一输入(Rn-i);用于将第一时钟控制电源线电压(Pn)耦合到该级的输出(Rn)的驱动晶体管(Tdrive);用于补偿驱动晶体管的寄生电容的影响的补偿电容器(C-i);连接在驱动晶体管的栅极与该级的输出(Rn)之间的第一自举电容器(C2);以及用于对第一自举电容器(C2)进行充电并由第一输入(Rn-i)控制的输入晶体管(T,ni)。每一级具有耦合到比该级前两级(或更多级)的那一级的输出(Rn-2)的输入部分(10),该输入部分包括连接在输入晶体管(T,ni)的栅极与第一输入(Rn-i)之间的第二自举电容器(C3)。使用两个自举电容器使得该电路对于阈值电压电平或变化较不敏感,并且能够利用非晶硅工艺来实现。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top