“灿芯半导体（苏州）有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果20个，建议您升级VIP下载更多相关专利

[发明专利]一种可动态调整计算速度的FIR滤波器-CN202311220928.6在审
发明人：钟晨峰;吴树伟;庄志青;胡红明;张希鹏;周玉镇 -专利权人： 灿芯半导体（苏州）有限公司
申请日： 2023-09-21 - 公布日： 2023-10-27 - 主分类号： H03H17/02 文献下载
摘要：本发明公开了一种可动态调整计算速度的FIR滤波器，涉及FIR滤波器领域，其技术方案要点包括：控制器，用于产生读写控制信号和运算控制信号；数据存储模块，用于存储输入的数据样本和运算中间结果的数据。一种可动态调整计算速度的FIR滤波器，本发明通过设置FIR运算模块，主要是利用复用芯片内部的乘法器以及累加器资源，并在面积不变的前提下，通过设置副累加器运算单元和副乘法器运算单元，并利用数据存储模块动态调整副乘法器运算单元以及副累加器运算单元的数量，能够有效的缩短节拍数量，从而实现缩短计算时间，加快数据的处理速度的目的。
一种动态调整计算速度 fir 滤波器

[发明专利]一种可动态调整计算速度的IIR滤波器-CN202311220930.3在审
发明人：钟晨峰;吴树伟;庄志青;胡红明;张希鹏;周玉镇 -专利权人： 灿芯半导体（苏州）有限公司
申请日： 2023-09-21 - 公布日： 2023-10-27 - 主分类号： H03H17/02 文献下载
摘要：本发明公开了一种可动态调整计算速度的IIR滤波器，涉及IIR滤波器技术领域，包括控制器、存储器、总线模块和IIR滤波加速模块，IIR滤波加速模块包括乘法器运算单元、累加器运算单元、副乘法器运算单元和副累加器运算单元，所述副乘法器运算单元和所述副累加器运算单元用于在计算前数据y[n]的同时，提前对未来M个y值进行运算。效果是，本发明通过在IIR滤波加速模块中增加副乘法器运算单元和副累加器运算单元，能够复用芯片内部的乘法以及累加器资源，在面积不变的前提下，通过寄存器动态调整乘法器和累加器的数量，加快IIR（无限长单位冲激响应）滤波器数据的处理速度。
一种动态调整计算速度 iir 滤波器

[发明专利]一种占空比优化的CML到CMOS电平的转换电路-CN202310900165.3有效
发明人：金科;周玉镇;庄志青;胡红明;张希鹏 -专利权人： 灿芯半导体（苏州）有限公司
申请日： 2023-07-21 - 公布日： 2023-09-26 - 主分类号： H03K19/0185 文献下载
摘要：本发明公开了一种占空比优化的CML到CMOS电平的转换电路，属于转换电路技术领域，由第一级放大电路、第二级放大电路、反相器和补偿器组成；第一级放大电路，操作于将CML输入差分电压放大为差分电压；第二级放大电路，与第一级放大电路相连接，操作于将第一级放大电路输出的差分电压分别转化为单端电压；反相器，与第二级放大电路相连接，操作于将第二级放大电路的输出信号OP1和ON1放大为满摆幅的CMOS电平信号。本发明，采用电阻插值的方法，可以在低频和高频宽频率范围内，将CML信号转换为CMOS信号,且在不增加大电容的情况下，可大大减少转换过程中的占空比损失。
一种优化 cml cmos 电平转换电路

[发明专利]一种线性度好的相位插值电路-CN202210895396.5有效
发明人：李伟伟;魏来;高丹丹 -专利权人： 灿芯半导体（苏州）有限公司
申请日： 2022-07-28 - 公布日： 2023-09-01 - 主分类号： H03K5/135 文献下载
摘要：本发明公开了一种线性度好的相位插值电路，由数据时钟恢复电路、I路，Q路和IQ路组成，所述I路包括六个结构相同的I路电流电路，Q路包括六个结构相同的Q路电流电路，IQ路包括IQ路相位选择电路、两个IQ路常开电流电路和九个IQ路选择电流电路，I路电流电路分别连接数据时钟恢复电路和IQ路相位选择电路，本发明提供了一种线性度好的相位插值电路，保证数据时钟恢复电路恢复出来的时钟在采样数据的中心，使得数据采样的建立和保持时间都比较大，减小误码；本发明提供的相位插值电路，结构简单，可以减小系统复杂度和芯片面积。
一种线性相位电路

[发明专利]一种可抵御多种故障注入的全数字传感器-CN202310371761.7有效
发明人：刘亚东;庄志青;胡红明 -专利权人： 灿芯半导体（苏州）有限公司
申请日： 2023-04-10 - 公布日： 2023-06-20 - 主分类号： G06F21/55 文献下载
摘要：本发明公开了一种可抵御多种故障注入的全数字传感器，属于传感器技术领域，包含由多个延迟单元级联构成的总延迟线，所述总延迟线分为一长一短的两个延迟线，长延时线的信号输入端连接时钟信号clock，长延时线的信号输出端连接短延迟线；本发明采用标准单元设计一个可扩展的全数字传感器，可抵御施加时钟毛刺、提高时钟频率、施加电压毛刺、降低供电电压、加热、电磁干扰、激光注入这些攻击手段，具有面积小，应用广等特性。
一种抵御多种故障注入数字传感器

[发明专利]用于异步SAR-ADC的延迟链电路的数字校正方法-CN201911182322.1有效
发明人：郑锐 -专利权人： 灿芯半导体（苏州）有限公司
申请日： 2019-11-27 - 公布日： 2023-05-16 - 主分类号： H03M1/10 文献下载
摘要：本发明公开了一种用于异步SAR‑ADC的延迟链电路的数字校正方法，异步SAR‑ADC的内部清零信号Clear通过串接的两个D触发器对Ready信号进行采样，得到校正位CAL；其中，Ready信号是异步SAR‑ADC中比较器两个差分输出异或产生的时钟信号；根据异步SAR‑ADC中时钟发生电路输出的采样时钟CLKsample，通过判断校正使能信号CAL_EN的电平和判断校正位CAL的状态来输出选择控制字TDC给延迟链电路的多路选择器。本发明能够使延迟时间实现最大化。
用于异步 sar adc 延迟电路数字校正方法

[发明专利]一种保证相位插值器工作在宽频率范围的三角波产生电路-CN202210991758.0有效
发明人：李伟伟;周玉镇 -专利权人： 灿芯半导体（苏州）有限公司
申请日： 2022-08-18 - 公布日： 2022-11-04 - 主分类号： H03K4/50 文献下载
摘要：本发明公开了一种保证相位插值器工作在宽频率范围的三角波产生电路，属于数字时钟技术领域，由MOS管Q1、MOS管Q2、MOS管Q3、电容CAP1、电容CAP2、电阻R1、电阻R2和放大器amp组成，本发明能够保证相位插值器在宽频率范围（600MHz～16GHz）具有较好的线性度，从而可以保证1.2Gbps～32Gbps数据率下芯片传输误码率低；使得单个相位插值器在宽频率范围具有较好的线性度，尽可能的减小系统复杂度和芯片面积。
一种保证相位插值器工作宽频范围三角产生电路

[发明专利]减少延迟单元的DDR DFE接收电路结构-CN202210412885.0在审
发明人：孔亮 -专利权人： 灿芯半导体（苏州）有限公司
申请日： 2022-04-20 - 公布日： 2022-05-20 - 主分类号： G11C11/4076 文献下载
摘要：本发明公开了一种减少延迟单元的DDR DFE接收电路结构，包括：第一DFE灵敏放大器、第二DFE灵敏放大器、第一延迟单元、第二延迟单元和触发电路，所述第一DFE灵敏放大器通过所述第一延迟单元接收内部时钟；所述第二DFE灵敏放大器通过所述第二延迟单元接收内部时钟；所述第一DFE灵敏放大器和所述第二DFE灵敏放大器根据外来数据分别产生时钟域信号elp和olp，并连接所述触发电路；所述触发电路通过所述第一延迟单元和所述第二延迟单元接收内部时钟。本发明有效减少延迟单元的数量和面积，实现节省成本的目的。
减少延迟单元 ddr dfe 接收电路结构

[实用新型]一种低相位噪声电压控制振荡器-CN202022756207.5有效
发明人：魏来 -专利权人： 灿芯半导体（苏州）有限公司
申请日： 2020-11-25 - 公布日： 2021-06-11 - 主分类号： H03L7/099 文献下载
摘要：本实用新型公开了一种低相位噪声电压控制振荡器，接收LPF的输出电压，包括：三级延迟单元、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、电阻和电容，所述第一NMOS管和所述第二NMOS管各自的栅极分别接收LPF的输出电压；所述第一NMOS管和所述第二NMOS管各自的源极分别接地；所述第一NMOS管的漏极连接所述第一PMOS管的漏极；所述第二NMOS管的漏极连接所述第三PMOS管的漏极。本实用新型有效压缩VCO的低频闪烁噪声。
一种相位噪声电压控制振荡器

[实用新型]一种用于时钟数据恢复电路的锁定检测电路-CN202022764023.3有效
发明人：魏来 -专利权人： 灿芯半导体（苏州）有限公司
申请日： 2020-11-25 - 公布日： 2021-06-11 - 主分类号： H03L7/095 文献下载
摘要：本实用新型公开了一种用于时钟数据恢复电路的锁定检测电路，时钟数据恢复电路输出投票结果数值，包括：累加器、延迟器、触发器和比较器，所述累加器的一个输入端接收投票结果数值，另一个输入端连接所述延迟器的输出端；所述累加器的输出端连接所述延迟器的输入端和所述触发器的第一输入端；所述触发器的第二输入端接收外部的时钟数据恢复电路环路采样时钟；所述触发器的输出端连接所述比较器的第一输入端，所述比较器的第二输入端接收锁定检测电路的判断阈值。本实用新型在输入是数据信号时，可以有效判断电路是否锁定或失锁。
一种用于时钟数据恢复电路锁定检测

[实用新型]一种具有高电源噪声抑制比的锁相环电路-CN202022764074.6有效
发明人：张晓敏 -专利权人： 灿芯半导体（苏州）有限公司
申请日： 2020-11-25 - 公布日： 2021-06-11 - 主分类号： H03L7/099 文献下载
摘要：本实用新型公开了一种具有高电源噪声抑制比的锁相环电路，包括：鉴频鉴相器、电荷泵、环路滤波器和分频器，还包括：自校准频率电路和电源噪声抑制压控振荡器，所述鉴频鉴相器的输出端连接所述电荷泵的输入端；所述电荷泵的输出端连接所述环路滤波器的输入端和所述电源噪声抑制压控振荡器的第一输入端；所述电源噪声抑制压控振荡器的输出端作为电路信号输出端，并连接所述分频器的输入端；所述分频器的输出端输出反馈时钟给所述鉴频鉴相器的一个输入端，所述鉴频鉴相器的另一个输入端接收基准时钟。本实用新型解决现有抑制电源噪声技术中过多消耗面积功耗和调谐范围较窄的问题。
一种具有电源噪声抑制锁相环电路

[实用新型]一种能够快速锁定的锁相环电路-CN202022765306.X有效
发明人：张晓敏 -专利权人： 灿芯半导体（苏州）有限公司
申请日： 2020-11-25 - 公布日： 2021-06-11 - 主分类号： H03L7/087 文献下载
摘要：本实用新型公开了一种能够快速锁定的锁相环电路，包括：依次相接并构成环路的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器，还包括：快速充电电路，所述鉴频鉴相器的两个输出端分别输出数字信号UP和数字信号DN给所述快速充电电路；所述快速充电电路输出电流信号给所述环路滤波器。本实用新型有效减小锁定时间，同时保持低输出抖动的性能指标和功耗指标。
一种能够快速锁定锁相环电路

[发明专利]一种低相位噪声电压控制振荡器-CN202011336553.6在审
发明人：魏来 -专利权人： 灿芯半导体（苏州）有限公司
申请日： 2020-11-25 - 公布日： 2021-01-29 - 主分类号： H03L7/099 文献下载
摘要：本发明公开了一种低相位噪声电压控制振荡器，接收LPF的输出电压，包括：三级延迟单元、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、电阻和电容，所述第一NMOS管和所述第二NMOS管各自的栅极分别接收LPF的输出电压；所述第一NMOS管和所述第二NMOS管各自的源极分别接地；所述第一NMOS管的漏极连接所述第一PMOS管的漏极；所述第二NMOS管的漏极连接所述第三PMOS管的漏极。本发明有效压缩VCO的低频闪烁噪声。
一种相位噪声电压控制振荡器

[发明专利]一种能够快速锁定的锁相环电路-CN202011341088.5在审
发明人：张晓敏 -专利权人： 灿芯半导体（苏州）有限公司
申请日： 2020-11-25 - 公布日： 2021-01-29 - 主分类号： H03L7/087 文献下载
摘要：本发明公开了一种能够快速锁定的锁相环电路，包括：依次相接并构成环路的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器，还包括：快速充电电路，所述鉴频鉴相器的两个输出端分别输出数字信号UP和数字信号DN给所述快速充电电路；所述快速充电电路输出电流信号给所述环路滤波器。本发明有效减小锁定时间，同时保持低输出抖动的性能指标和功耗指标。
一种能够快速锁定锁相环电路

[实用新型]一种无需单独核心电源域的掉电保持电路-CN202021672143.4有效
发明人：苏振江 -专利权人： 灿芯半导体（苏州）有限公司
申请日： 2020-08-12 - 公布日： 2021-01-26 - 主分类号： G05F1/625 文献下载
摘要：本实用新型公开了一种无需单独核心电源域的掉电保持电路，包括：保持控制信号产生电路、保持电路以及把核心电压VDD电平的输入信号IN转换为输入输出电压VDDIO电平的输出信号OUTP和输出信号OUTN的电平转换电路，其中，所述保持控制信号产生电路包括：第一至第五NMOS管、第一至第五PMOS管以及电阻，所述保持电路包括：第六至第九PMOS管、第六至第九NMOS管。使设计得到简化，方便了布局布线，节省了版图面积。
一种无需单独核心电源掉电保持电路

1
2
下一页»
尾页
共 20 条