[发明专利]一种光路追踪计算方法及系统有效
| 申请号： | 201811365311.2 | 申请日： | 2018-11-16 |
| 公开（公告）号： | CN109491639B | 公开（公告）日： | 2019-08-13 |
| 发明（设计）人： | 任小广;周浩;肖震 | 申请（专利权）人： | 中国人民解放军军事科学院国防科技创新研究院 |
| 主分类号： | G06F7/483 | 分类号： | G06F7/483;G06F7/552 |
| 代理公司： | 北京安博达知识产权代理有限公司 11271 | 代理人： | 徐国文 |
| 地址： | 100071*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种光路追踪计算方法及系统，包括：采集被测激光的参数值；基于所述采集的参数值，利用高精度计算方法求解预先构建的光线参数方程，计算激光传播时间；基于所述激光传播时间计算所述激光的轨迹点。本发明提供的技术方案根据浮点稳定性计算理论，采用高精度计算方法求解光线参数方程，提高了光路追踪的准确性。 | ||
| 搜索关键词： | 光路 计算方法及系统 光线参数 激光传播 精度计算 追踪 求解 激光 采集 稳定性计算 时间计算 轨迹点 浮点 构建 | ||
【主权项】：
1.一种光路追踪计算方法，其特征在于，所述方法包括：采集被测激光的参数值；基于所述采集的参数值，利用高精度计算方法求解预先构建的光线参数方程，计算激光传播时间；基于所述激光传播时间计算所述激光的轨迹点；所述光线参数方程包括一元四次方程；所述基于所述采集的参数值，利用高精度计算方法求解预先构建的光线参数方程，计算激光传播时间包括：将一元四次光线参数方程简化为一元三次方程；基于扩展精度浮点数采用三角函数法求解所述一元三次方程得到所述一元三次方程的根；基于所述一元三次方程的根，计算一元四次光线参数方程的解，得到激光传播时间；其中，所述扩展精度浮点数包括精度高于双精度的浮点数；所述基于扩展精度浮点数采用三角函数法求解所述一元三次方程包括：计算所述一元三次方程的判别式；基于所述判别式结果求解所述一元三次方程，得到求解结果；基于所述求解结果确定所述一元三次方程的根；所述基于所述判别式结果求解所述一元三次方程，得到求解结果包括：当所述一元三次方程的判别式≥0时，采用单精度或双精度浮点数对所述一元三次方程求根公式进行求解；否则，判断求根公式中是否出现减法相消，当出现减法相消时，采用扩展精度浮点数对所述一元三次方程的求根公式求解；当不出现减法相消时，采用单精度或双精度浮点数对所述一元三次方程求根公式进行求解。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国人民解放军军事科学院国防科技创新研究院，未经中国人民解放军军事科学院国防科技创新研究院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811365311.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于用户操作习惯的音量调节系统
- 下一篇：一种温度检测装置及温度检测方法
- 同类专利
- 一种光线轨迹点计算方法及系统-201811364965.3
- 任小广;武云龙;肖震 - 中国人民解放军军事科学院国防科技创新研究院
- 2018-11-16 - 2019-10-22 - G06F7/483
- 本发明提供一种光线轨迹点计算方法，包括：基于被测激光的参数值，将光线参数方程简化为一元三次方程；求解所述一元三次方程，得到所述一元三次方程的三个根；选择所述一元三次方程的根，按照屏蔽减法相消原则构造一元二次方程；基于所述一元二次方程，计算所述激光的轨迹点，所述光线参数方程包括一元四次方程。本发明提供的技术方案采用费拉里算法求解一元四次方程，解决了减法相消带来的计算错误，提高了光线参数方程求解的准确性，能精准地计算光线轨迹点。
- 用于处理浮点数的系统、浮点数处理方法及装置-201810184557.3
- 王少星 - 北京京东尚科信息技术有限公司;北京京东世纪贸易有限公司
- 2018-03-06 - 2019-09-13 - G06F7/483
- 本申请实施例公开了用于处理浮点数的系统、浮点数处理方法及装置。该系统的一具体实施方式包括：图形处理器，用于接收中央处理器发送的待处理浮点数，对待处理浮点数执行数学运算，得到运算结果，将运算结果转化为颜色数据，向中央处理器输出所述颜色数据；中央处理器，用于读取颜色数据，以及将颜色数据转化为结果数据。该实施方式使得图形处理器分担了中央处理器的浮点数运算的任务。
- 浮点操作数计算方法以及使用此方法的装置-201611090929.3
- 张稚;陈静 - 上海兆芯集成电路有限公司
- 2016-11-30 - 2019-08-30 - G06F7/483
- 本发明的实施例提出一种浮点操作数计算方法，实施于微处理器的执行单元中，至少包括以下步骤：从来源寄存器接收多个第一格式中的其中一个的浮点操作数；将第一格式的浮点操作数转换为第二格式的浮点操作数；计算第二格式的浮点操作数以产生第二格式的计算结果；将第二格式的计算结果转换为第一格式的计算结果；以及回写第一格式的计算结果。
- 一种光路追踪计算方法及系统-201811365311.2
- 任小广;周浩;肖震 - 中国人民解放军军事科学院国防科技创新研究院
- 2018-11-16 - 2019-08-13 - G06F7/483
- 本发明提供一种光路追踪计算方法及系统，包括：采集被测激光的参数值；基于所述采集的参数值，利用高精度计算方法求解预先构建的光线参数方程，计算激光传播时间；基于所述激光传播时间计算所述激光的轨迹点。本发明提供的技术方案根据浮点稳定性计算理论，采用高精度计算方法求解光线参数方程，提高了光路追踪的准确性。
- 微处理器及其方法-201610722812.6
- 汤玛士·艾欧玛 - 上海兆芯集成电路有限公司
- 2015-06-24 - 2019-08-06 - G06F7/483
- 一种微处理器及其方法，该微处理器，用以执行±A*B±C形式的融合乘积‑相加运算，先是进行一评估、以测试A、B与C的值是否符合一充分条件、以执行一具有A与B部分乘积的C的联合相加运算；若为是，则以A与B的部分乘积进行C的联合相加运算，且其联合相加运算的结果再进行舍入运算；若为非，则进行A与B部分乘积的一基本相加运算，借此，产生基本相加运算一未舍入非冗余结果，此未舍入结果再去尾数、以产生一排除一或多个最不显著位的未舍入非冗余中间结果向量；接着，再执行一次要相加运算，将C加或减至未舍入非冗余中间结果向量中；最后，次要相加运算的结果即进行舍入运算。
- 浮点数据压缩/压缩器-201780073755.6
- K·辛格 - 皇家飞利浦有限公司
- 2017-11-22 - 2019-07-16 - G06F7/483
- 一种计算机实施的方法包括：读取至少两个32位浮点值；将所述至少两个浮点值转换为至少两个32位无符号整数值；以及将所述至少两个无符号整数值串行地存储在存储设备的存储位置中。所述计算机实施的方法还包括：将所述至少两个无符号整数值中的每个无符号整数值解析成四个字节；以及将所述至少两个无符号整数值的第一字节串行地重新排列在第一存储位置中，将所述至少两个无符号整数值的第二字节串行地重新排列在第二存储位置中，将所述至少两个无符号整数值的第三字节串行地重新排列在第三存储位置中，并且将所述至少两个无符号整数值的第四字节串行地重新排列在第四存储位置中。所述计算机实施的方法还包括：对经重新排列的字节进行压缩。
- 微处理器-201610722858.8
- 汤玛士·艾欧玛 - 上海兆芯集成电路有限公司
- 2015-06-24 - 2019-06-18 - G06F7/483
- 一种微处理器，其包括一可操作以产生一中间结果向量与多个运算控制指标的指令执行单元、以及设于该指令执行单元外并用以储存该中间结果向量与该多个运算控制指标的储存空间，该中间结果向量由一复合算术运算的至少一第一算术运算的运用而产生，该运算控制指标指明自中间结果向量产生一最终结果的接续运算该如何进行，此接续运算可牵涉到一或多个复合算术运算的残余算术运算，与多个运算控制指标连结的中间结果向量则提供足够的信息以产生一结果，此结果与已大幅降低目标数据大小的复合算术运算的一非限定精确运算有所区别。
- 用于将浮点值从半精度转换为单精度的装置和方法-201811258512.2
- R·凡伦天;M·查尼;R·萨德;E·乌尔德-阿迈德-瓦尔;J·科巴尔 - 英特尔公司
- 2018-10-26 - 2019-06-04 - G06F7/483
- 本申请公开了用于将浮点值从半精度转换为单精度的装置和方法。本发明的实施例是处理器，包括执行电路，用于：响应于经解码的指令，将半精度浮点值转换为单精度浮点值，并且将单精度浮点值存储在目的地寄存器的多个元素位置中的每一个中。处理器还包括解码器和目的地寄存器。解码器用于对指令解码以生成经解码的指令。
- 微处理器及其方法-201610726151.4
- 汤玛士·艾欧玛 - 上海兆芯集成电路有限公司
- 2015-06-24 - 2019-05-21 - G06F7/483
- 一种微处理器及其方法，该微处理器包括一指令管线、一共享存储器、以及在指令管线中的第一与第二算术处理单元；其中，每一处理单元自共享存储器读取运算元并写入结果；第一算术处理单元执行一数学运算的一第一部分、以产生一中间结果向量，其不为数学运算的一完全与最终的结果；第一算术处理单元亦产生多个非架构运算控制指标，以指明自中间结果向量产生一最终结果的接续运算该如何进行；第二算术处理单元执行数学运算的一第二部分，并依据运算控制指标产生数学运算的一完全与最终的结果。
- 使用紧凑的运算处理元件进行处理的计算设备-201610080760.7
- 约瑟夫·贝茨 - 奇异计算有限公司
- 2010-06-16 - 2019-05-10 - G06F7/483
- 本发明涉及处理器或其它设备，例如可编程和/或大规模并行的处理器或其它设备，包括设计成对低精度但高动态范围(LPHDR运算)的数值执行运算操作(可能但不一定包括例如加法、乘法、减法和除法中的一个或多个)的处理元件。这样的处理器或其它设备可例如在单芯片上实现。不管是否在单芯片上实现，在本发明的某些实施例中的处理器或其它设备中的LPHDR运算元件的数量都明显超过(例如，大于其3倍至少20个)在处理器或其它设备中的被设计成执行传统精度的高动态范围运算(例如32位或64位浮点运算)的运算元件(如果有的话)的数量。
- 降低的浮点精度的算术电路-201780058262.5
- M.朗哈默 - 阿尔特拉公司
- 2017-08-04 - 2019-05-03 - G06F7/483
- 本实施例涉及使用具有更高精度浮点算术电路的专用处理块来执行降低的精度的浮点算术运算。专用处理块可以接收四个浮点数，它们表示两个单精度浮点数，每个被分成LSB部分和MSB部分，或者表示四个半精度浮点数。第一部分乘积生成器可以生成第一和第二输入信号的第一部分乘积，而第二部分乘积生成器可以生成第三和第四输入信号的第二部分乘积。压缩器电路可以基于第一和第二部分乘积生成进位矢量信号及和矢量信号；并且电路可以通过基于进位矢量信号及和矢量信号在执行单精度浮点运算时并行生成至少两个结果并且在执行两个半精度浮点运算时生成至少四个结果来预期舍入和归一化运算。
- 基于忆阻器的存储器内计算架构-201811329873.1
- 薛晓勇;刘文军;周鹏 - 复旦大学
- 2018-11-09 - 2019-03-29 - G06F7/483
- 本发明属于集成电路技术领域，具体为一种基于忆阻器的存储器内计算架构。本发明的基于忆阻器的存储器内计算架构包括忆阻器阵列和辅助电路；忆阻器阵列是一个交叉阵列，由若干水平方向的互连线和若干竖直方向的互连线互相交叉构成，每个交叉处有一个忆阻器单元；忆阻器阵列实现存储内计算时，动态划分为存储区和计算区；计算区用于实现与、或、非、与非、或非、异或这些逻辑运算；计算区的运算结果保存在存储区；辅助电路用于进行除与、或、非、与非、或非、异或等逻辑运算之外的复杂运算包括数据处理、加密运算等。本发明可用于物联网终端架构中替代传统的物联网终端架构中的SRAM和Flash模块。本发明有利于改善物联网终端的低功耗和信息安全特性。
- 微处理器及其方法-201610722859.2
- 汤玛士·艾欧玛 - 上海兆芯集成电路有限公司
- 2015-06-24 - 2019-03-15 - G06F7/483
- 一种微处理器及其方法，该微处理器将±A*B±C形式的融合乘积‑累加运算分路为可由一乘法器与一加法器执行的第一与第二乘积‑累加子运算；其中的第一子运算至少将A与B相乘，且条件地将C累加至部分A与B的乘积、以产生一未舍入非冗余总和；此未舍入非冗余总和于一非限定时间内暂存于由乘法器与加法器共享的存储器中，以使乘法器与加法器得以执行与该乘积‑累加运算无关的其他运算；如果C值尚未加入计算，则第二子运算条件地将C累加至未舍入非冗余总和中，并借此产生一最终舍入结果。
- 融合乘积-累加运算的处理器与方法-201580003388.3
- 汤玛士·艾欧玛 - 上海兆芯集成电路有限公司
- 2015-06-24 - 2019-03-15 - G06F7/483
- 一种融合乘积‑累加运算的处理器与方法，该处理器可用于执行一具有±A*B±C的形式的融合乘积‑累加运算，其中A、B与C为输入运算元。该微处理器包含一第一指令执行单元、一第二指令执行单元与一输入运算元分析器电路。输入运算元分析器电路用以确认A、B与/或C的值是否符合一满足条件，以对C与A和B的部分乘积执行一连带累加运算。第一指令执行单元用以将A与B相乘，并在A、B与/或C的值符合该满足条件时，连带将C与A和B的该部分乘积‑累加。第二指令执行单元用以在A、B与/或C的值不符合该满足条件时，分别地将C与A和B的乘积累加。
- 微处理器中的方法-201610726893.7
- 汤玛士·艾欧玛 - 上海兆芯集成电路有限公司
- 2015-06-24 - 2019-02-15 - G06F7/483
- 一种微处理器中的方法，用以预备执行一±A*B±C形式的融合乘积‑相加运算，其通过发送第一与第二乘积‑相加微指令至一或多个指令执行单元，以完成完整融合乘积‑相加运算；第一乘积‑相加微指令导引一未舍入非冗余结果向量、自(a)A与B的部分乘积、或(b)具有A与B部分乘积的C中的一选项的一第一相加运算产生；如果第一相加运算并未包括C，则第二乘积‑相加微指令导引具有未舍入非冗余结果向量的C的一第二相加运算的执行，第二乘积‑相加微指令亦导引、自未舍入非非冗余结果向量产生最终舍入结果，其中，最终舍入结果为融合乘积‑相加运算的一完全结果。
- 一种实现自然对数和自然指数函数的可重构阵列结构-201510872663.7
- 山蕊;吕青;邓军勇;张新 - 西安邮电大学
- 2015-12-03 - 2018-12-28 - G06F7/483
- 本发明涉及提出一种实现自然对数和自然指数函数的可重构阵列结构，根据实现自然对数和自然底数函数的算法，在该结构上实现两种函数的迭代运算。基于所提出的4×2的阵列结构，依次实现两种函数的8次迭代计算，通过重新配置依次输出结果。本发明用可重构的方式实现两种函数的计算，节省了计算资源，缩短了等待的时间，更加灵活、高效。
- 数据处理方法、数据处理装置以及电子设备-201810614678.7
- 王逵 - 北京比特大陆科技有限公司
- 2018-06-14 - 2018-11-27 - G06F7/483
- 本申请提出一种数据处理方法、数据处理装置以及电子设备；其中，数据处理方法包含：获取第一源操作数和第二源操作数；基于浮点数据通路对第一源操作数和第二源操作数进行位域逻辑操作从而得到目标操作数；以及输出目标操作数；其中，第一源操作数和第二源操作数为用浮点数格式表示的整数。
- 融合乘加运算的模拟-201580042993.1
- P·V·阿拉加迪;A·E·格鲁贝尔;C·霍;S·G·霍尔;陈林 - 高通股份有限公司
- 2015-07-27 - 2018-09-07 - G06F7/483
- 至少一个处理器可模拟第一运算元、第二运算元和第三运算元的融合乘加运算。所述至少一个处理器可进行以下操作：至少部分地基于所述第一运算元与所述第二运算元相乘，确定中间值；确定上部中间值或下部中间值中的至少一者，其中确定所述上部中间值包括朝向零将所述中间值以指定位数目舍入，并且其中确定所述下部中间值包括由所述上部中间值减去所述中间值；至少部分地基于所述第三运算元与所述上部中间值或所述下部中间值中的一者的相加或相减，确定上部值和下部值；以及通过所述上部值和所述下部值相加，确定模拟融合乘加结果。
- 用于检验数字乘法器的方法和装置-201410044902.5
- A.乌尔 - 罗伯特·博世有限公司
- 2014-02-07 - 2018-08-17 - G06F7/483
- 本发明涉及用于检验数字乘法器的方法和装置。公开了用于计算误差信号的方法，其中误差信号被确定为总对数和乘积对数的差值，乘积对数被确定为由第一乘法装置所确定的乘积的绝对值的对数，其特征在于，总对数被确定为第一指数和第二指数以及尾数对数的总和，尾数对数被确定为尾数乘积的绝对值的对数，尾数乘积被确定为第一近似的标准化的尾数和第二近似的标准化的尾数的乘积，第一近似的标准化的尾数被确定为第一因数的浮点表示相对于底的标准化的尾数的近似，第一指数是在第一因数的浮点表示中属于底的指数，以及第二近似的标准化的尾数被确定为第二因数的浮点表示相对于底的近似的标准化的尾数，第二指数是在第二因数的浮点表示中属于底的指数。
- 一种基于FPGA的浮点数对数函数实现方法-201711189101.8
- 张柯;王嵚峰;刘志凯;梁成华;王冬;马刚;魏涛涛;崔兰 - 中核控制系统工程有限公司
- 2017-11-24 - 2018-06-15 - G06F7/483
- 本发明属于工业控制技术领域，具体涉及一种基于FPGA的浮点数对数函数实现方法。对于任意一个求以a为底X的对数，a为已知参数，X为输入，利用换底公式将任意对数化为以2为底的对数；求log2X：IEEE754标准中，一个规格化32位的浮点数X的真值表示为：X＝(‑1)S×(1.M)×2e，其中e＝E‑127，S表示浮点数X的754格式的符号位，M表示尾数位，E表示浮点数X的754格式的阶码；假定log2(1.M)＝L，则1.M＝2L，通过两边不断求平方，逐步求出所有的L值；通过以上过程，求对数函数已经转化为硬件易于实现的形式，用verilog硬件描述语言描述上述过程在FPGA平台上实现。直接采用对浮点数求对数函数，运算步骤简单。运算过程不需要定点数和浮点数的相互转化，运算周期短，相应时间快。 1
- 一种多路数据浮点处理器原型-201710411739.5
- 张军;徐苛;陈晓峰 - 上海德衡数据科技有限公司
- 2017-06-06 - 2017-10-13 - G06F7/483
- 本发明公开一种多路数据浮点处理器原型。架构的特征为，将结构化数据、半结构化数据和非结构化数据排列成三路阵列；使用高阶奇异值分解，将三路阵列分解为二阶张量的矩阵模式；再将矩阵模式变换到稀疏域，进行分块浮点量化处理。构建多路数据浮点处理器原型。
- 一种多路数据分块浮点量化处理架构-201710416191.3
- 张军;徐苛;陈晓峰 - 上海德衡数据科技有限公司
- 2017-06-06 - 2017-10-13 - G06F7/483
- 本发明公开一种多路数据分块浮点量化处理架构。架构的特征为，将结构化数据、半结构化数据和非结构化数据排列成三路阵列；使用高阶奇异值分解，将三路阵列分解为二阶张量的矩阵模式；再将矩阵模式变换到稀疏域，进行分块浮点量化处理。
- 处理器、指令执行方法和计算系统-201611001272.9
- A·格雷德斯廷;C·S·安德森;Z·斯波伯;S·卢巴诺维奇;B·艾坦 - 英特尔公司
- 2011-09-23 - 2017-03-22 - G06F7/483
- 本申请涉及处理器、指令执行方法和计算系统。描述了一种方法，该方法涉及用函数单元执行第一指令。该第一指令是乘加指令。该方法还包括用函数单元执行第二指令。该第二指令是圆整指令。
- 数据处理方法和装置-201610956704.5
- 欧阳剑;漆维;王勇;刘林 - 北京百度网讯科技有限公司
- 2016-11-03 - 2017-03-15 - G06F7/483
- 本申请公开了数据处理方法和装置。上述方法的一具体实施方式包括接收电子设备发送的浮点数据；根据接收到的浮点数据的数据长度和数值范围，将接收到的浮点数据转换为定点数据；根据预设算法，对转换得到的定点数据进行运算，并得到定点形式的结果数据；将得到的定点形式的结果数据转换为浮点形式的结果数据，并将浮点形式的结果数据发送至上述电子设备。该实施方式提高了数据处理的效率。
- 一种基于内部前推的浮点融合乘加方法、装置及处理器-201510957595.4
- 姚涛;李芳;曹俊;贾琳黎 - 苏州中晟宏芯信息科技有限公司
- 2015-12-18 - 2016-03-16 - G06F7/483
- 本发明公开了一种基于内部前推的浮点融合乘加方法、装置及处理器，其中该方法包括五级流水线：第一级流水线中执行指数加比选操作和第一部分压缩操作，指数加比选操作根据第一前推值和第二前推值进行，第一前推值为对阶移位操作产生的中间结果所对应的指数值，第二前推值为前导零操作产生的中间结果所对应的指数值；第二级流水线中执行对阶移位操作和第二部分压缩操作，对阶移位操作根据第三前推值进行，第三前推值为相加操作产生的中间结果；第三级流水线中执行前导零操作和相加操作，前导零操作和相加操作均根据第三前推值进行；第四级流水线中执行第一规格化操作；第五级流水线中执行舍入操作。本发明具有阻塞时间短、执行速度快的优点。
- 用于浮点复数共轭加减的装置和方法-201410066727.X
- 李祖松;何苗平;樊广超;杨思博 - 北京国睿中数科技股份有限公司
- 2014-02-26 - 2015-08-26 - G06F7/483
- 本发明公开了一种用于浮点复数共轭加减的装置和方法，其中该装置包括：数据存储模块、控制模块、数据选择模块和运算模块，其中，数据存储模块包括多个向量寄存器，每个向量寄存器保存多个浮点复数；控制模块，用于根据接收的操作信息生成控制信号，并根据控制信号分别控制数据选择模块和运算模块进行相应的操作；数据选择模块，用于分别从两个向量寄存器中读取实部浮点数和虚部浮点数，并作为输入数据发送至运算模块；运算模块，用于对输入数据进行相应的运算；数据存储模块还用于保存运算模块的运算结果。本发明的装置利用传统运算器，通过数据选择器提供给运算器与传统浮点向量运算不同的数据而实现浮点复数的共轭加减运算，节省了硬件资源。
- 用于具有指数按比例缩放的浮点融合乘法加法的微架构-201280075155.0
- 王亮凯 - 高通股份有限公司
- 2012-10-30 - 2015-04-15 - G06F7/483
- 本发明提供用于实施具有按比例缩放的浮点融合乘法及累加FMASc运算的系统及方法。一种浮点单元接收输入乘数、被乘数、加数及比例因子操作数。乘法器块经配置以将所述乘数及被乘数的尾数相乘以产生中间乘积。对准逻辑经配置以基于所述比例因子及所述加数、乘数及被乘数的指数将所述加数与所述中间乘积预先对准，且累加逻辑经配置以将所述经预先对准的加数的尾数与所述中间乘积相加或相减以获得所述浮点单元的结果。基于所述结果执行归一化及舍入，从而避免了中间阶段期间的舍入。
- 尤其在模型计算单元中纯基于硬件计算函数模型的FMA单元-201410220542.X
- W.菲舍尔;A.冈托罗 - 罗伯特·博世有限公司
- 2014-05-23 - 2014-12-03 - G06F7/483
- 本发明涉及一种用于在控制器（1）中的模型计算单元（3）中实施计算运算的FMA单元（42），其中作为输入参量能够以浮点值的形式处理两个被乘数以及相加数，并且作为输出参量以浮点值的形式提供计算结果，其中所述FMA单元（42）构造用于实施乘法以及随后的加法，其中用于被乘数的输入端的位分辨率低于用于相加数的输入端的位分辨率和输出参量的位分辨率。
- 循环浮点数生成器和循环浮点数加法器-201080068867.0
- 浅中和典 - 瑞典爱立信有限公司
- 2010-07-01 - 2013-04-24 - G06F7/483
- 本发明的一方面将提供用于从输入定点数生成包括符号比特字段(S)、指数字段(E)和循环尾数字段(M)的循环浮点数的循环浮点数生成器(400)。生成器将在定点数中的输入比特指派到多个槽，生成符号比特字段(S)，基于前导有效比特的比特位置生成指数字段(E)，以及通过提取第一比特群组和第二比特群组，并且通过在第二比特群组的最后比特后提供第一比特群组的开始比特，生成尾数字段(M)。
- 一种误差平坦的浮点数对数运算装置-201110433754.2
- 朱梦尧;肖健华;李思;万旺根 - 上海大学
- 2011-12-22 - 2012-07-11 - G06F7/483
- 本发明公开了一种误差平坦的浮点数对数运算装置，浮点数以2为底的对数运算，该浮点数值为
，其中，S为浮点数的符号数，E为浮点数的指数，且E为L位比特数，F为浮点数的尾数，
，该装置包括：比较器1；存储器2，与比较器连接；第一移位器31，与第一加法器41连接；第二移位器32，与第一加法器41连接；第三移位器33，与第二加法器42连接；第一加法器41，与第三加法器43连接；第二加法器42，与第三加法器43连接；第三加法器43，与第四加法器43连接；第四加法器44，与组合电路7连接；减法器5，与组合电路7连接；反相器6，与组合电路7连接；组合电路7。该装置计算量小，复杂度低，对数运算结果精确度高，且误差平坦。
- 专利分类
