[发明专利]位线/存储节点接触栓塞和多晶硅接触薄膜的制造方法在审
| 申请号： | 201810347664.3 | 申请日： | 2018-04-18 |
| 公开（公告）号： | CN108538780A | 公开（公告）日： | 2018-09-14 |
| 发明（设计）人： | 王宏付 | 申请（专利权）人： | 睿力集成电路有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/20 |
| 代理公司： | 北京市铸成律师事务所 11313 | 代理人： | 张臻贤;武晨燕 |
| 地址： | 230000 安徽省合肥市*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明至少提供一种位线接触栓塞的制造方法，包括：提供一衬底，衬底具有在绝缘层中的位线接触孔；将具有位线接触孔的衬底置入一沉积炉管机台中，并通过化学气相刻蚀方法去除形成于位线接触孔底部的自然氧化层，其中，自然氧化层形成于衬底在进入沉积炉管机台前的等待过程中；在沉积炉管机台内沉积位线接触薄膜于衬底上方，使位线接触薄膜填充于位线接触孔并覆盖绝缘层；以及刻蚀位线接触薄膜，直到露出绝缘层，以形成位线接触栓塞，该技术方案可以降低接触电阻，提高电性能。 | ||
| 搜索关键词： | 位线接触 衬底 位线接触孔 机台 薄膜 沉积炉管 栓塞 绝缘层 自然氧化层 刻蚀 存储节点接触 降低接触电阻 多晶硅接触 覆盖绝缘层 电性能 位线 置入 沉积 去除 填充 制造 | ||
【主权项】：
1.一种位线接触栓塞的制造方法，其特征在于，包括：提供一衬底，所述衬底具有在绝缘层中的位线接触孔；将具有所述位线接触孔的所述衬底置入一沉积炉管机台中，并通过化学气相刻蚀方法去除形成于所述位线接触孔底部的自然氧化层，其中，所述自然氧化层形成于所述衬底在进入所述沉积炉管机台前的等待过程中；在所述沉积炉管机台内沉积位线接触薄膜于所述衬底上方，使所述位线接触薄膜填充于所述位线接触孔并覆盖所述绝缘层；以及刻蚀所述位线接触薄膜，直到露出所述绝缘层，以形成位线接触栓塞。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司，未经睿力集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810347664.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
