[发明专利]用于具有SiN层和Si层的基板的湿蚀刻组合物和使用其的湿蚀刻方法有效
| 申请号： | 201780005986.3 | 申请日： | 2017-09-22 |
| 公开（公告）号： | CN108513679B | 公开（公告）日： | 2020-02-07 |
| 发明（设计）人： | 堀田明伸;岛田宪司;高桥健一;尾家俊行;伊藤彩 | 申请（专利权）人： | 三菱瓦斯化学株式会社 |
| 主分类号： | H01L21/308 | 分类号： | H01L21/308 |
| 代理公司： | 11277 北京林达刘知识产权代理事务所(普通合伙) | 代理人： | 刘新宇;李茂家 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及用于具有SiN层和Si层的基板的湿蚀刻组合物，所述湿蚀刻组合物含有氟化合物(A)0.1～50质量％、氧化剂(B)0.04～10质量％和水(D)，并且pH处于2.0～5.0的范围。而且，本发明涉及使用该湿蚀刻组合物的、具有SiN层和Si层的半导体基板的湿蚀刻方法。通过使用本发明的组合物，减轻使用时产生的挥发成分造成的装置、排气管线的腐蚀和大气污染、进而减轻组合物中的氮成分造成的环境负荷，并且对于具有SiN层和Si层的基板，可以提高Si相对于SiN的去除选择性。 | ||
| 搜索关键词： | 湿蚀刻 基板 氧化剂 半导体基板 氟化合物 环境负荷 排气管线 挥发 去除 腐蚀 | ||
【主权项】：
1.一种湿蚀刻组合物，其为用于具有SiN层和Si层的基板的湿蚀刻组合物，所述湿蚀刻组合物含有氟化合物(A)大于1质量％且50质量％以下、氧化剂(B)0.04～10质量％和水(D)，并且pH处于2.0～5.0的范围，所述氧化剂(B)含有选自由高锰酸化合物和五氧化二钒组成的组中的1种以上、且不含有硝酸，/n对于具有SiN层和Si层的基板，Si的蚀刻速度高且Si相对于SiN的去除选择性高。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三菱瓦斯化学株式会社，未经三菱瓦斯化学株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780005986.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种电容器钉接卷绕装置
- 下一篇：传感芯片保护结构和传感芯片保护结构制作方法
- 同类专利
- 芯片沟槽的制备方法与芯片的制备方法-201910901032.1
- 王文兵;史波;肖婷 - 珠海格力电器股份有限公司
- 2019-09-23 - 2020-02-11 - H01L21/308
- 本发明涉及一种芯片沟槽的制备方法与芯片的制备方法，该芯片沟槽的制备方法包括：提供衬底，在所述衬底的表面预设沟槽区和包围所述沟槽区的非沟槽区；其中，所述非沟槽区包括预设的阻挡区和过渡区，所述过渡区包围所述沟槽区，所述阻挡区包围所述过渡区；在所述阻挡区对应的所述衬底的表面形成掩膜；在所述过渡区对应的所述衬底的表面且在所述掩膜的侧壁形成侧墙，所述侧墙形成围设所述沟槽区的刻蚀孔；对所述刻蚀孔处的衬底进行刻蚀形成沟槽。利用本发明的制备方法能够解决现有技术中利用光刻技术制备沟槽时由于曝光显影精度限制造成的无法减少沟槽尺寸的问题，达到减小沟槽尺寸的目的。
- 用于具有SiN层和Si层的基板的湿蚀刻组合物和使用其的湿蚀刻方法-201780005986.3
- 堀田明伸;岛田宪司;高桥健一;尾家俊行;伊藤彩 - 三菱瓦斯化学株式会社
- 2017-09-22 - 2020-02-07 - H01L21/308
- 本发明涉及用于具有SiN层和Si层的基板的湿蚀刻组合物，所述湿蚀刻组合物含有氟化合物(A)0.1～50质量％、氧化剂(B)0.04～10质量％和水(D)，并且pH处于2.0～5.0的范围。而且，本发明涉及使用该湿蚀刻组合物的、具有SiN层和Si层的半导体基板的湿蚀刻方法。通过使用本发明的组合物，减轻使用时产生的挥发成分造成的装置、排气管线的腐蚀和大气污染、进而减轻组合物中的氮成分造成的环境负荷，并且对于具有SiN层和Si层的基板，可以提高Si相对于SiN的去除选择性。
- 一种多晶硅层桥接断路的解决方法-201710985194.9
- 王飞舟;张月雨;汪悦;于世瑞 - 上海华力微电子有限公司
- 2017-10-20 - 2019-11-26 - H01L21/308
- 本发明提出一种多晶硅层桥接断路的解决方法，包括：获取多晶硅层，以及有源区层，接触孔层等参考层的完整设计版图，针对多晶硅层选出线宽小于第一设定线宽，图形间距小于第一设定图形间距的图形，标记为问题图形；针对问题图形选出多晶硅层线宽小于第二设定线宽，且到相邻图形间距小于第二设定图形间距的边，将其与相邻图形正对的部分进行扩大或合并操作；生成多晶硅层切割图形，以初始问题图形邻边正对部分生成一个矩形，以此矩形中心为原点，填补一块设定尺寸大小的切割图形；对生成的多晶硅层切割图形进行正常的OPC后续修正处理,得到OPC修正结果。本发明通过对多晶硅层进行扩大或合并操作，同时添加相应的多晶硅切割图形，解决上述桥接或断路问题。
- 基片处理方法、基片处理装置和基片处理系统-201910392935.1
- 香川兴司 - 东京毅力科创株式会社
- 2019-05-13 - 2019-11-22 - H01L21/308
- 本发明提供一种能够适当地从基片除去硼单质膜的技术。本发明的基片处理方法包括生成步骤和除去步骤。生成步骤使氧化剂接触在包含硅系膜的膜上形成有硼单质膜的基片中的硼单质膜从而生成B(OH)3或者B2O3。除去步骤使在生成步骤中生成的B(OH)3或者B2O3溶解于水，由此从基片除去硼单质膜。
- 钛层或含钛层的蚀刻液组合物及蚀刻方法-201880020746.5
- 佐佐木辽;高桥秀树;横山大雅 - 关东化学株式会社
- 2018-03-30 - 2019-11-15 - H01L21/308
- 本发明提供用于选择性蚀刻处理形成在氧化物半导体层的钛层或含钛层的钛或钛合金蚀刻液组合物以及使用该蚀刻液组合物的蚀刻方法。本发明的蚀刻液组合物如下：用于蚀刻氧化物半导体上的钛层或含钛层，包含含有铵离子的化合物、过氧化氢及碱性化合物，pH为7～11。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
