[发明专利]存储器及其制备方法、半导体器件在审
申请号: | 201711408793.0 | 申请日: | 2017-12-22 |
公开(公告)号: | CN108172577A | 公开(公告)日: | 2018-06-15 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 睿力集成电路有限公司 |
主分类号: | H01L27/108 | 分类号: | H01L27/108;H01L21/8242 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 智云 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种存储器及其制备方法、半导体器件,在基底上形成多个呈阵列排布的有源区,每一有源区中均定义有一个第一离子布植区和两个第二离子布植区,在基底内形成多条字线,每一有源区均与两条字线相交,其中两条字线分别穿越有源区中位于第一离子布植区和第二离子布植区之间的部分,第一离子布植区位于两条字线之间,第二离子布植区位于有源区中字线远离第一离子布植区的一侧,并且第一离子布植区与第二离子布植区的底部相对于基底的上表面在基底中的深度位置互不相同,从而可以避免存储晶体管之间的相互影响,提高半导体器件的电学性能。 1 | ||
搜索关键词: | 布植区 离子 源区 字线 基底 半导体器件 存储器 制备 存储晶体管 电学性能 深度位置 阵列排布 上表面 相交 穿越 | ||
提供一基底,在所述基底上形成多个呈阵列排布的有源区,每一所述有源区中均定义有一个第一离子布植区和两个第二离子布植区,两个所述第二离子布植区分别位于所述第一离子布植区的两侧;以及
形成多条字线在所述基底内,每一所述有源区均与两条所述字线相交,以用于在所述有源区中分别构成两个存储晶体管的栅极,其中两条所述字线分别穿越所述有源区中位于所述第一离子布植区和所述第二离子布植区之间的部分,以利用所述字线使所述第一离子布植区和所述第二离子布植区相互分隔,所述第一离子布植区位于两条所述字线之间,所述第二离子布植区位于所述有源区中所述字线远离所述第一离子布植区的一侧,并且所述第一离子布植区与所述第二离子布植区的底部相对于所述基底的上表面在所述基底中的深度位置互不相同。
2.如权利要求1所述的存储器的制作方法,其特征在于,所述第一离子布植区的底部相对于所述基底的上表面在所述基底中的深度位置大于所述第二离子布植区的底部相对于所述基底的上表面在所述基底中的深度位置。3.如权利要求1所述的存储器的制作方法,其特征在于,形成所述字线的步骤包括:形成多个第一凹槽在所述基底内;
依次形成介质层与第一导电层在所述基底的所述第一凹槽中,所述介质层和所述第一导电层依次覆盖所述第一凹槽的内表面;
填充第二导电层在所述基底的所述第一凹槽中,所述第二导电层覆盖所述第一导电层和所述介质层;以及
对所述介质层、所述第一导电层以及所述第二导电层进行回刻蚀工艺,部分去除所述介质层、所述第一导电层和所述第二导电层,以在所述第一凹槽中位于剩余的所述第二导电层、剩余的第一导电层和剩余的介质层上方形成第二凹槽;
其中,在同一所述有源区中,对应在两个不同的所述第一凹槽内的两个所述第二导电层的回刻量不同,使得两个所述第二导电层的顶部相对于所述基底的上表面在所述基底中的深度位置互不相同。
4.如权利要求3所述的存储器的制作方法,其特征在于,在同一所述有源区中,所述第一凹槽的深度相同,使得两个所述第二导电层的底部相对于所述基底的上表面在所述基底中的深度位置相同。5.如权利要求3所述的存储器的制作方法,其特征在于,在所述回刻蚀工艺中,对所述介质层与所述第一导电层的回刻深度大于对所述第二导电层的回刻深度,并且对所述介质层的两侧顶部仍相接于所述第一离子布植区与所述第二离子布植区。6.如权利要求3所述的存储器的制作方法,其特征在于,形成所述第二凹槽之后,还包括:填充绝缘层在所述第二凹槽内。
7.如权利要求3所述的存储器的制作方法,其特征在于,在所述基底内形成多个第一凹槽的步骤包括:形成一硬掩膜层在所述基底上;
对所述硬掩膜层进行图形化,以暴露出部分所述基底;
以图形化的所述硬掩膜层为掩膜,对所述基底进行刻蚀,以形成所述第一凹槽在所述基底中。
8.如权利要求3所述的存储器的制作方法,其特征在于,所述第一离子布植区与所述第二离子布植区的底部相对于所述基底的上表面在所述基底中的深度位置均低于在所述有源区内所述第二导电层的最低顶部。9.如权利要求1至8中任一项所述的存储器的制作方法,其特征在于,所述有源区之间形成有直线形和波浪形相交或两延伸方向直线形相交的隔离结构。10.一种存储器,其特征在于,包括:一基底,形成有多个呈阵列排布的有源区,每一所述有源区中均定义有一个第一离子布植区和两个第二离子布植区,两个所述第二离子布植区分别位于所述第一离子布植区的两侧;以及
多条字线,形成在所述基底内,每一所述有源区均与两条所述字线相交,以用于在所述有源区中分别构成两个存储晶体管的栅极,其中两条所述字线分别穿越所述有源区中位于所述第一离子布植区和所述第二离子布植区之间的部分,以利用所述字线使所述第一离子布植区和所述第二离子布植区相互分隔,所述第一离子布植区位于两条所述字线之间,所述第二离子布植区位于所述有源区中所述字线远离所述第一离子布植区的一侧,并且所述第一离子布植区与所述第二离子布植区的底部相对于所述基底的上表面在所述基底中的深度位置互不相同。
11.如权利要求10所述的存储器,其特征在于,所述第一离子布植区的底部相对于所述基底的上表面在所述基底中的深度位置大于所述第二离子布植区的底部相对于所述基底的上表面在所述基底中的深度位置。12.如权利要求10所述的存储器,其特征在于,所述字线包括:介质层,形成在所述基底中的第一凹槽内,所述第一凹槽穿过所述有源区内,所述介质层覆盖所述第一凹槽的内表面;
第一导电层,形成在所述基底中的所述第一凹槽内,所述第一导电层覆盖所述介质层,并利用所述介质层使所述第一导电层不直接接触所述第一凹槽的内表面;以及,
第二导电层,填充在所述基底中的所述第一凹槽内,所述第二导电层覆盖所述第一导电层,并利用所述第一导电层分隔所述介质层与所述第二导电层;
其中,在同一所述有源区中,两个所述第二导电层的顶部相对于所述基底的上表面在所述基底中的深度位置互不相同。
13.如权利要求12所述的存储器,其特征在于,在同一所述有源区中,两个所述第二导电层的底部相对于所述基底的上表面在所述基底中的深度位置相同。14.如权利要求12所述的存储器,其特征在于,所述第二导电层的顶部高于所述介质层与所述第一导电层的顶部,且所述第二导电层的顶部低于所述基底的上表面,并且所述介质层的两侧顶部仍相接于所述第一离子布植区与所述第二离子布植区。15.如权利要求13所述的存储器,其特征在于,在所述第一凹槽中位于所述第二导电层、所述第一导电层和所述介质层上方形成第二凹槽,所述存储器还包括绝缘层,填充在所述第二凹槽内,所述绝缘层覆盖所述介质层、所述第一导电层以及所述第二导电层的顶部。16.如权利要求12所述的存储器,其特征在于,所述第一离子布植区与所述第二离子布植区的底部相对于所述基底的上表面在所述基底中的深度位置均低于在所述有源区内所述第二导电层的最低顶部。17.如权利要求10至16中任一项所述的存储器,其特征在于,所述有源区之间形成有直线形和波浪形相交或两延伸方向直线形相交的隔离结构。18.一种半导体器件,其特征在于,包括:一基底,所述基底上形成有多个呈阵列排布的有源区,每一所述有源区中均定义有一个第一接触区和两个第二接触区,两个所述第二接触区分别位于所述第一接触区的两侧;以及
多条导体线,形成在所述基底内,每一所述有源区均与两条所述导体线相交,以用于在所述有源区中分别构成两个存储晶体管的栅极,其中两条所述导体线分别穿越所述有源区中位于所述第一接触区和所述第二接触区之间的部分,以利用所述导体线使所述第一接触区和所述第二接触区相互分隔,所述第一接触区位于两条所述导体线之间,所述第二接触区位于
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711408793.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的