[发明专利]存储器及其制备方法、半导体器件

说明书

本发明提供一种存储器及其制备方法、半导体器件，在基底上形成多个呈阵列排布的有源区，每一有源区中均定义有一个第一离子布植区和两个第二离子布植区，在基底内形成多条字线，每一有源区均与两条字线相交，其中两条字线分别穿越有源区中位于第一离子布植区和第二离子布植区之间的部分，第一离子布植区位于两条字线之间，第二离子布植区位于有源区中字线远离第一离子布植区的一侧，并且第一离子布植区与第二离子布植区的底部相对于基底的上表面在基底中的深度位置互不相同，从而可以避免存储晶体管之间的相互影响，提高半导体器件的电学性能。

技术领域

本发明涉及半导体技术领域，具体涉及一种存储器及其制备方法、半导体器件。

背景技术

存储器通常包括存储电容器以及连接到所述存储电容器的存储晶体管，所述存储电容器用来存储代表存储信息的电荷。所述存储晶体管中形成有源区、漏区和栅极，所述栅极用于控制所述源区和漏区之间的电流流动，并连接至字线，所述源区用于构成位线接触区，以连接至位线，所述漏区用于构成存储节点接触区，以连接至存储电容器。

然而，目前的存储器中，相邻存储晶体管之间会产生相互影响，进而对存储器的性能造成了影响。

发明内容

本发明的主要目的在于提供一种存储器及其制备方法、半导体器件，每一有源区均与两条字线相交，位于两条字线之间的位线接触区的深度与位于两条字线外侧的存储节点接触区的深度互不相同，形成非对称结构，以此减小相邻器件之间的影响，提高半导体器件的性能。

为实现上述目的，本发明提供一种存储器的制作方法，包括：

提供一基底，在所述基底上形成多个呈阵列排布的有源区，每一所述有源区中均定义有一个第一离子布植区和两个第二离子布植区，两个所述第二离子布植区分别位于所述第一离子布植区的两侧；以及

形成多条字线在所述基底内，每一所述有源区均与两条所述字线相交，以用于在所述有源区中分别构成两个存储晶体管的栅极，其中两条所述字线分别穿越所述有源区中位于所述第一离子布植区和所述第二离子布植区之间的部分，以利用所述字线使第一离子布植区和所述第二离子布植区相互分隔，所述第一离子布植区位于两条所述字线之间，所述第二离子布植区位于所述有源区中所述字线远离所述第一离子布植区的一侧，并且所述第一离子布植区与所述第二离子布植区的底部相对于所述基底的上表面在所述基底中的深度位置互不相同。

可选的，所述第一离子布植区的底部相对于所述基底的上表面在所述基底中的深度位置大于所述第二离子布植区的底部相对于所述基底的上表面在所述基底中的深度位置。

可选的，形成所述字线的步骤包括：

形成多个第一凹槽在所述基底内；

依次形成介质层与第一导电层在所述基底的所述第一凹槽中，所述介质层和所述第一导电层依次覆盖所述第一凹槽的内表面；

填充第二导电层在所述基底的所述第一凹槽中，所述第二导电层覆盖所述第一导电层和所述介质层；以及

对所述介质层、所述第一导电层以及所述第二导电层进行回刻蚀工艺，部分去除所述介质层、所述第一导电层和所述第二导电层，以在所述第一凹槽中位于剩余的所述第二导电层、剩余的第一导电层和剩余的介质层上方形成一第二凹槽；

其中，在同一所述有源区中，对应在两个不同的所述第一凹槽内的两个所述第二导电层的回刻量不同，使得两个所述第二导电层的顶部相对于所述基底的上表面在所述基底中的深度位置互不相同。

可选的，在同一所述有源区中，所述第一凹槽的深度相同，使得两个所述第二导电层的底部相对于所述基底的上表面在所述基底中的深度位置相同。